电压不平衡条件下改进型锁相环的设计与实现.pdf

《电压不平衡条件下改进型锁相环的设计与实现.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第44卷第4期电力电子技术V01．44．No．42010年4月PowerElectronicsApril，2010电压不平衡条件下改进型锁相环的设计与实现田桂珍，王生铁，林百娟，王志和(内蒙古工业大学，内蒙古呼和浩特010051)摘要：针对基于d-q变换的锁相环在电压不平衡和畸变时动态过程较差的不足，提出一种基于d-q变换的改进型锁相环模型，能有效提取正序电压分量，消除电压不平衡的影响，并具有较强的谐波抑制能力。在PSCAD／EMTDC环境下的仿真研究和基于单片机C8051F410实验系统的实验研究结果验证了所

2、提方法的正确性和可行性。关键词：锁相环：同步；相位中图分类号：TM714文献标识码：A文章编号：1000—100x(2010)04—0085—02DesignandRealizationofImprovedPhaseLockedLoopUnderUnbalancedGridVoltageTIANGui．zhen，WANGSheng—tie，LINBai-juan，WANGZhi—he(1nnerMongoliaUniversityofTechnology，Hohhot010051，China)Abstract：

3、Becausethedynamicbehaviorofthephaselockedloop(PLL)basedonthesynchronousreferenceframeisdis—satisfactoryunderunbalancedanddistortedgridvoltage，theimprovedPLLbasedonthesynchronousreferenceflameisputforwardtoextractthephaseofpositivesequencecomponentofunbalance

4、voltageandeliminatetheeffectofunbalancevoltageonphasedetection，andsuppresstheinfluenceofharmonicsonphasedetection．ThesimulationresultsinPSCAD／EMTDCandexperimentinC8051F410basedsetupverifythefeasibilityandcorrectnessoftheimprovedPLL．Keywords：phaselockedloop；s

5、ynchronization；phaseFoundationProject：SupportedbytheKeyScienceandTechnologyResearchProjectforHigherEducationofInnerMongoliaAutonomousRegion(No．NJ09063)1引言电网电压正序基波分量的相位信号为静止无功补偿器(STATCOM)、不问断电源(UPS)和有源电力滤波器(APF)等电力系统中电力电子变换装置的控制策略提供同步信号i1。因此，即使在电网三相电压发生不平衡和畸变

6、条件下，锁相电路都必须能够快速、准确地锁定正序基波电压相位。文献『21对基于d—q变换的常规锁相环进行了分2改进型锁相环模型析：在三相电压平衡且不含谐波的条件下，能取得很好的结果：当出现高次谐波时，降低锁相环的带宽，谐波对输出的影响基本可以忽略：当三相电压不平衡时，锁相环的带宽太低，系统的动态响应速度变得非常慢，不利于该方法的工程应用。针对上述问题，文献『3】提出了根据锁相误差调整环路带宽的智能PI控制方法。解决了响应速度与滤波效果之间存在的矛盾。为消除电网电压不平衡珊㈩的影响，文献【4】提出双同步变换锁相环，

7、通过双d—q变换和一个解耦网络，提取正序电压分量；文献[5]提出基于瞬时功率理论的锁相环。利用对称坐标法1ua一百1(亍s)了基金项目：内蒙古自治区高等学校科学技术研究重点项目=÷¨厂11亍Seflo(Uc-Ua)~-Uld+l_u2)(NJ09063)定稿日期：20HD9—10—10=÷一)一5)作者简介：田桂珍(1974一)，女，内蒙古呼和浩特人，博士研究生．研究方向为新能源发电控制技术。第44卷第4期电力电子技术Vo1．44．No．42010年4月PowerElectronicsApril，20102．2

8、EPLL系统波和限幅电路组成，将前级交流弱电压信号转换为图1示出EPLL(ExtendedPLL)的结构同与传0~2．2V电压信号，满足单片机对输入信号的要求。统锁相环结构一样，它由鉴相器PD、环路滤波器LF和压控振荡器VCO形成一个闭环相位反馈控制系董匿茎统，实时跟踪输入的基波瞬时相位。传统锁相环的匝卤⋯革i⋯一PD环节是一个乘法器．而该系统中。PD环节由3个图3实验系统硬件结构图乘