数字电路与逻辑设计内容2014-2014A.doc

《数字电路与逻辑设计内容2014-2014A.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、试卷编号命题人：周开利试卷分类（A卷或B卷）A五邑大学试卷学期：2009至2010学年度第一学期课程：数字电路与逻辑设计专业：电子、通信、计算机、交通班级：姓名：学号：题号一二三四五六七总分得分得分一、简单分析与计算（共40分，4分/题）1．已知输入A、B和输出Y的波形如图1.1所示。试写出输入、输出关系的真值表和逻辑表达式。图1.12．写出图1.2所示电路Y的表达式。图1.2第6页共6页3.写出图1.3所示电路Y的表达式。图1.34．求图1.4所示电路中，反相器GM的扇出系数。反相器均为74LS

2、04，输入电流，；输出电流，。图1.45．已知，，现以ROM实现，在图1.5中画出其点阵图。图1.56．图1.6所示为1K×4的2114RAM，若用它扩展成一个1K×8的RAM，需要几片2114？请画出扩展电路的连接图。图1.6第6页共6页7．如图1.7所示施密特触发器的输入波形为，试画出输出波形图图1.78．在图1.8所示的4位权电阻网络D/A转换器中，若参考电压VREF＝6V，求当输入数字量D3D2D1D0=1000时，输出的模拟电压为多少？9．图1.9所示电路为555构成的多谐振荡器，试定性

3、画出vC和vO的波形。图1.9第6页共6页10．用公式法化简下式为最简与或式：。得分二、（10分）用卡诺图将下式化简为最简与或式：得分三、（10分）如图3所示电路，写出触发器次态与现态和输入T之间的逻辑函数式，并画出输出端Q的波形。时钟脉冲CLK和T端的输入波形如图4.47(b)所示。设触发器的初始状态为Q=0。得分四、（10分）试设计一个三变量的奇偶判决电路，输入奇数个1时，F1=1，F2=0；输入偶数个1时，F1=0，F2=1。要求：（1）列出真值表；（2）用3-8译码器74LS138实现（可

4、附加门电路），要求有设计过程并画出电路连接图。第6页共6页得分五、（15分）同步十进制加法计数器74LS160的功能表和逻辑图如下所示，试用2个74LS160构成一个带进位输出的24进制计数器（状态为0－23，可附加门电路），分别写出用复位法和置数法进行设计的过程，并画出其连接图。第6页共6页得分六、（15分）试用上升沿D触发器和与非门设计一个带进位输出的同步六进制计数器，其转换顺序为（000®001®011®111®101®100®000）。要求：（1）画出状态转换表或者状态转换图；（2）画出次

5、态卡诺图，写出状态方程；（3）写出驱动方程和输出方程；（4）验证能否自启动；（5）画出逻辑电路图。第6页共6页