常用数字接口电路.ppt

常用数字接口电路.ppt

ID:52309300

大小:3.32 MB

页数:165页

时间:2020-04-04

常用数字接口电路.ppt_第1页
常用数字接口电路.ppt_第2页
常用数字接口电路.ppt_第3页
常用数字接口电路.ppt_第4页
常用数字接口电路.ppt_第5页
资源描述:

《常用数字接口电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、1第8章常用数字接口电路2主要内容:掌握常见可编程接口芯片的应用了解串行通信的一般概念38.1接口电路概述CPU与外设之间信息交换的通道信息缓冲、信息变换、电平转换、联络控制分类:8086系统中最常用的数字接口电路芯片:8253、8255A、8237A等功能传送方式传送的信息类型输入接口并行接口数字量的输入/输出接口输出接口串行接口模拟量的输入/输出接口48.2可编程定时/计数器8253相关内容见P219引线功能及计数启动方法6种工作方式及其输出波形8253的使用:芯片与系统的连接芯片的初始化编程5定时/计数器的用途可以实现定时与计数两个功能,可用于系统时钟DRAM刷新定时定时采样实

2、时控制脉冲的计数。。。6如何实现定时?软件方法:用一段程序实现延时利用程序循环延迟指定的时间缺点:CPU占用率?延时精度?兼容?硬件方法:定时/计数器电路利用脉冲计数在设定的时间输出定时信号●8253是一种硬件定时/计数器芯片7一、外部引线及内部结构8253概貌3个16位的定时/计数器(通道)24引脚双列直插式最高计数频率2MHzTTL电平兼容单电源+5V供电8外部引线及内部结构DBD7-D08253A1A0WRRDCS通道2通道1通道0CLK0GATE0OUT0CLK1GATE1OUT1CLK1GATE1OUT1A1A0IOWIOR片选信号9外部引线及内部结构连接系统端的主要引线:

3、D7~D0CSRDWRA1,A0用于选择四个编址部件之一引线结构A1A0选择00计数通道001计数通道110计数通道211控制寄存器10外部引线及内部结构计数通道的主要引线(每通道均相同):CLKn时钟脉冲输入,计数器的计时基准。GATEn门控信号输入,控制计数器的启停。OUTn计数器输出信号,不同工作方式下产生不同波形。(n=0~2)118253的内部结构编址部件0编址部件1编址部件2编址部件312编程结构计数器(3个)——包括控制寄存器——存放控制命令字(只写)占用4个地址—3个计数器,1个控制寄存器16位初值寄存器16位计数寄存器(减法计数器)13定时/计数的工作过程1.设置8

4、253的工作方式2.设置计数初值到初值寄存器3.第一个CLK信号使初值寄存器的内容置入计数寄存器4.以后每来一个CLK信号,计数寄存器减15.减到0时,OUT端输出一特殊波形的信号注:以上计数过程中还受到GATE信号的控制14二、计数启动方式软件启动过程硬件启动过程GATE端保持为高电平写入计数初值后的第2个CLK脉冲的下降沿开始计数GATE端有一个上升沿对应CLK脉冲的下降沿开始计数程序指令启动————软件启动外部电路信号启动——硬件启动15三、工作方式方式0——计数结束中断方式1——可重复触发的单稳态触发器方式2——频率发生器方式3——方波发生器方式4——软件触发选通方式5——硬

5、件触发选通16工作方式方式0软件启动,不自动重复计数。装入初值后OUT端变低电平,计数结束OUT输出高电平。(计数结束中断)17工作方式方式1硬件启动,不自动重复计数。装入初值后OUT端变高电平,计数开始OUT端变为低电平,计数结束后又变高。(单稳态触发器)18工作方式方式2软、硬件启动,自动重复计数。装入初值后OUT端变高电平,计数到最后一个CLK时OUT输出负脉冲,并连续重复此过程。(频率发生器)19工作方式方式3软、硬件启动,自动重复计数。装入初值后OUT端变高电平,然后OUT连续输出对称方波:(方波发生器)前N/2或(N+1)/2个CLK,OUT为高,后N/2或(N-1)/2

6、个CLK,OUT为低。20工作方式方式4软件启动,不自动重复计数。装入初值后输出端变高电平,计数结束输出一个CLK宽度的负脉冲(软件触发选通)21工作方式方式5硬件启动,不自动重复计数。OUT端波形与方式4相同(硬件触发选通)22各种工作方式特点方式0(计数结束中断)计数过程中,GATE端应保持高电平。每写入一次初值计数一个周期,然后停止计数。OUT端输出是一个约(N+1)TCLK宽度的负脉冲。计数过程中可随时修改初值重新开始计数。方式1(单稳态触发器)门控信号GATE端的跳变触发计数,可重复触发。若下一次GATE上升沿提前到达,则OUT端负脉冲拉宽为两次计数过程之和。计数过程中写入

7、新初值不影响本次计数。23各种工作方式特点方式2(频率发生器)GATE为计数的控制信号:GATE变低计数停止,再变高时的下一个CLK下降沿,从初值开始重新计数。每个计数周期结束时(减到1时),OUT端输出一个TCLK宽度的负脉冲。计数过程自动重复进行。计数过程中修改初值不影响本轮计数过程。方式3(方波发生器)OUT输出方波,前半周期为高,后半周期为低。计数过程中修改初值不影响本半轮计数过程。其余的与方式2类似。24各种工作方式特点方式4(软件触发选通)计数

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。