基于荦犻狅狊用于加速器监控系统的通用型可重配置嵌入式微控制器.pdf

《基于荦犻狅狊用于加速器监控系统的通用型可重配置嵌入式微控制器.pdf》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第２１卷第６期强激光与粒子束Ｖｏｌ．２１，Ｎｏ．６２００９年６月ＨＩＧＨＰＯＷＥＲＬＡＳＥＲＡＮＤＰＡＲＴＩＣＬＥＢＥＡＭＳＪｕｎ．，２００９文章编号：１００１４３２２（２００９）０６０９１１０４基于犖犻狅狊Ⅱ用于加速器监控系统的通用型可重配置嵌入式微控制器林飞宇１，２，王彦瑜１，龙银东１，２，黄继江１，２，郭玉辉１，乔卫民１（１．中国科学院近代物理研究所，兰州７３００００；２．中国科学院研究生院，北京１０００３９）摘要：讨论并参考了冷却储存环目前使用的专用微控制器的特点和其对微控制器的需求，采用可编程技术和

2、Ｎｉｏｓ－Ⅱ处理器，在ａｌｔｅｒａ－ｃｙｃｌｏｎｅＩＩ２ｃ３５ｆ４８４芯片内实现可重构微控制器。该微控制器硬件资源消耗少，最大工作频率可达１８５ＭＨｚ，可代替目前在监控系统中大量使用的专用微控制器芯片，减小硬件设计复杂度、节约成本。关键词：加速器；冷却储存环；微控制器；嵌入式处理器；可编程技术中图分类号：ＴＰ２７３文献标志码：Ａ已经建成的兰州重离子加速器冷却储存环（ＨＩＲＦＬＣＳＲ）是一个集加速、累积、冷却、储存、内靶实验及高分辨测量于一体的多功能实验装置，由主环ＣＳＲｍ和实验环ＣＳＲｅ双环构成。ＣＳＲ系统复杂且庞大

3、，由很多分系统构成，而每个分系统有许多数字量和模拟量需要监控。如ＣＳＲ注入引出系统拥有各种静电偏转板、踢轨磁铁等数百个监控量；ＣＳＲ真空系统拥有上百个离子泵、真空计、质谱计等都需要监控；其它子系统如ＣＳＲ磁铁系统、ＣＳＲ束流诊断系统、ＣＳＲ高频系统、ＣＳＲ门禁系统及原有ＨＩＲＦＬ系统中的离子源系统、前后束线［１］系统、小加速器（ＳＦＣ）系统、大加速器（ＳＳＣ）系统、ＲＩＢＬＬ系统等都需要进行监控。目前，通用微控制器和现场可编程门阵列（ＦＰＧＡ）已经在ＨＩＲＦＬＣＳＲ监控系统中大量使用。传统的设计采用专用微控制器（如Ｍ

4、ＳＰ４３０，ＭＳＣ１２１０等）与ＦＰＧＡ结合方式，不利于进行灵活配置。本文基于ＮｉｏｓⅡ嵌入式软核处理器技术，在ＦＰＧＡ内实现了开放式、可重构的通用微控制器，从而可代替专用微控制器，具有低成本、使用配置灵活等特点。１犖犻狅狊Ⅱ介绍ＮｉｏｓⅡ嵌入式处理器系统通常由ＮｉｏｓⅡ处理器，Ａｖａｌｏｎ交换结构总线和外围设备（存储、接口及功能模［２］块）构成。系统中的ＮｉｏｓⅡ处理器，Ａｖａｌｏｎ交换总线及各种外围设备，如ＳＤＲＡＭ控制器、片内ＲＡＭ，ＵＡＲＴ，通用Ｉ／Ｏ，以太网接口，用户自定义逻辑等电路均可由ＦＰＧＡ内

5、部的逻辑单元和ＲＡＭ资源来实现。它具有设计方式灵活，可裁剪、可扩充、可升级，并具备软硬件的可编程功能以及设计者易学易用、高附加值产品设计、成本低等优势，其特点是常规ＭＣＵ不具备的。２基于犖犻狅狊Ⅱ软核通用微控制器系统设计２．１总体构架ＨＩＲＦＬＣＳＲ监控系统涉及到较多类型的接口，如ＲＳ２３２，ＲＳ４８５，ＣＡＮ，ＳＰＩ，ＰＣＩ，ＰＸＩ，以太网，用户自定义数字Ｉ／Ｏ口等等；也涉及到较多设备，如ＡＤＣ，ＤＡＣ，ＳＤＲＡＭ，ＳＲＡＭ，ＦＬＡＳＨ，ＬＣＤ等等。该通用微控制［３］器带尽可能多的接口和外围设备，在特定需求的情况

6、下，对它进行裁剪即可。其总体框图参见图１。２．２犆犘犝设计ＨＩＲＦＬＣＳＲ监控系统对复杂的算术运算需求比较少（复杂的算术运算微控制器并不擅长，而采用ＦＰＧＡ硬件实现更合适），而需要监控种类众多、数量繁多的信息以掌握加速器各系统状态和性能，它对微控制器的处理速度和实时性有较高的要求。因此，我们设计的通用微控制器侧重点不在复杂的算术运算能力，而在较强、较多的外围设备的监控能力和快速的时序控制能力等方面。ＨＩＲＦＬＣＳＲ监控方式有主动式，即由上一级服收稿日期：２００８１２２４；修订日期：２００９０４０７基金项目

7、：国家“九五”大科学工程项目作者简介：林飞宇（１９８２—），男，四川绵阳人，博士研究生，从事软件无线电、数字信号处理以及自动化控制系统的研究与研制工作；ｌｉｎｆｅｉｙｕ２００１＠ｇｍａｉｌ．ｃｏｍ。９１２强激光与粒子束第２１卷Ｆｉｇ．１ＮｉｏｓⅡｐｒｏｃｅｓｓｏｒｓｙｓｔｅｍ图１ＮｉｏｓⅡ处理器系统务器传输命令给微控制器执行相关控制动作；也有被动式，即微控制器根据特定节点的控制要求，由微控制器本地程序自主监控节点，然后将结果状态等传送至中央控制室。这２种方式都要求该通用微控制器具有响应中断的能力。ＨＩＲＦＬＣＳ

8、Ｒ现场的辐射有时会造成微控制器死机或程序跑飞，所以定时器和看门狗是必不可少的模块。根据以上ＨＩＲＦＬＣＳＲ监控系统的需求，我们设计了含中断、３２位ＲＩＳＣ指令集、５级流水线结构、不带专用算术运算电路的ＣＰＵ软核，以节约ＦＰＧＡ资源，其最大时钟频率达１８５ＭＨｚ，其响应时间、处理速度等性能远远超过目前ＨＩＲＦＬＣＳＲ监控系统大量