欢迎来到天天文库
浏览记录
ID:52214733
大小:317.77 KB
页数:4页
时间:2020-03-25
《多模式高速数据采集系统设计与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库。
1、2013正仪表技术与传感器2013第3期InstrumentTechniqueandSensorNo.3多模式高速数据采集系统设计与实现吴越,严济鸿,何子述(电子科技大学电子工程学院,四川成都611731)摘要:为满足科研和实验中高速宽带信号采集的需求,设计并实现了一种的多模式高速数据采集系统。该系统以FPGA为核心,以大容量DDR2为数据缓存,利用高采样率AD实现高速采集。系统采用EZ—USBFX2LP系列USB芯片将数据回传至计算机中,由计算机应用程序以进行控制、数据采集和波形显示,具有外触发、内触发、延时触发等多模式采集功能。测试结果证明能够实现在2
2、50MSPS采样率下多模式数据采集。实际应用中如果需要可以将采样率提升到最高50oMSPS.关键词:FPGA;USB;DDR2;数据采集;高速中图分类号:TP375文献标识码:A文章编号:1002—1841(2013)03—0050—04DesignandImplementationofMulti-modeHigh-speedDataAcquisitionSystemWUYue,YANJi—hong,HEZi—shu(SchoolofElectronicEngineering,UniversityofElectronicScienceandTechnolo
3、gyofChina,Chengdu611731,China.)Abstract:Thispaperdesignedamulti-smodelhish-·speeddataacquisitionsystemandrealizedittomeetrequirementsininindustry,researchandexperiment.ThissystemusedFPGAascontrolcore,andhigh-capacityDDR2asdatacaching,withhighsam—plingrateADCstorealizehigh—speeddat
4、aacquisition.IttransferreddatatocomputerwithanUSBchipofEZ-USBFX2LPfamily,andhadanapplicationprogramforcontrol,dataacquisitionandwaveformdisplay,withmulti—madedataacquisitionfunctionsuchasexternaltrigger,internaltrigger,delayedtriger.Thetestresultmanifeststhissystemcanachievemulti—
5、modelhigh—speeddataacquisitionatsamplerateof250MSPS.Thesampleratecanbeincreaset0thehighestratea500MSPSinpracticalapplicationifneeded.Keywords:FPGA;USB;DDR2;dataacquisition;high—speed0引言整个系统由计算机控制,当计算机发送采集命令后,FPGA随着信息技术的发展,综合电子信息系统对高速宽带信号开始接受AD采样的数据,然后存人DDR2中,当所需信号长度的采集、检测、捕获和实时处理分
6、析、存储提出了很高的技术要满足命令要求时,再由DDR2将数据读出,通过USB总线发回求。在电子信息领域中,通常要求可搜索的信号频带尽可能计算机中进行保存或者显示,命令执行过后,系统进入待机状宽、动态范围尽可能大,以便获取更多更精确的信息量。这就态,等待下一次命令到来。要求数据采集系统在采样率和模拟信号带宽等关键指标上达到更高水平,以便满足电子信息系统的频率搜索范围要求。而目前的USB采集系统的采样率多为低频或中频,无法满足新环境下的需求。另外,信息技术的发展使得信号越来越复杂,为了及时准确地从复杂信号中提取出有效信号,需要采用多种触发模式进行数据采集J。文
7、中提出并实现了一种多模式高速数据采集方案,以满足这些需求。文中就系统结构、硬件、软件分别阐述,并在最后作测试分析。1系统方案。硬件系统采用高速AD、大容量DDR2颗粒、FPGA和USB接口芯片搭配组合。由FPGA处理各个接I=I时序,作为系统的逻辑控制核心。代码设计部分分为FPGA内部逻辑、USB芯片图1数据采集系统框图固件、设备驱动程序以及计算机应用程序,系统结构如图1所2硬件设计示。2.1板级电路设计AD选用ADS5463,采集精度为l2位,LVDS差分输入,具有仅为3.5个时钟周期的低转换时间,最高频率为500MHz,模收稿日期:2012—04—01
8、收修改稿日期:2012—12—11第3期吴越等:多模式高速数据采集
此文档下载收益归作者所有