基于ARM和CPLD平台的微细电加工电源脉冲控制技术.pdf

基于ARM和CPLD平台的微细电加工电源脉冲控制技术.pdf

ID:52206086

大小:240.82 KB

页数:4页

时间:2020-03-24

基于ARM和CPLD平台的微细电加工电源脉冲控制技术.pdf_第1页
基于ARM和CPLD平台的微细电加工电源脉冲控制技术.pdf_第2页
基于ARM和CPLD平台的微细电加工电源脉冲控制技术.pdf_第3页
基于ARM和CPLD平台的微细电加工电源脉冲控制技术.pdf_第4页
资源描述:

《基于ARM和CPLD平台的微细电加工电源脉冲控制技术.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、基于ARM和CPLD平台的微细电加工电源脉冲控制技术刘广民,吉方,戴晓静,张勇斌(中国工程物理研究院机械制造工艺研究所,四川绵阳621900)ResearchOnPulseControlofMicro—EDMPowerBasedonArm一1inuxandCPLDPlatformLIUGuang—min,jIFang,DAIXiao—jing,ZHANGYong—bin(InstituteofMechanica1ManufacturingProcess,ChinaAcademyofEngineering"Physics,Mianyang621900,China)摘要:介绍了微细

2、电火花脉冲电源关键技术,并多路脉冲参数及时序控制是纳秒级放电脉冲实现以且讨论了在ARM—LINUX平台下,基于CPLD(复及提高脉冲频率,从而提升精微加工效率的前提和杂可编程逻辑器件)的放电脉冲参数及时序控制电保障。脉冲参数及时序在不同的加工模式或加工要路设计,以及CPLD的linux设备驱动设计。最后求下内容是不同的,系统所述为其中的一个案例,主通过实验验证了设计的可行性和有效性。要包含2方面内容:ARM—linux智能平台下基于关键词:微细电火花脉冲电源;ARM—CPLD的脉冲参数及时序控制实现方法;CPLD驱LINUX;cPLD;设备驱动动设计。模式下要求输出3路控制脉冲

3、,定义为中图分类号:TG661Q1,Q2,Q3,需满足条件:Q1,Q2交替导通;Q3===文献标识码:AQ1+Q2;脉冲参数在线可调。文章编号:1001—2257(2013)09—0024一O31脉冲控制系统硬件架构Abstract:ThispaperdiscussesthecontentofoneofthekeytechnologiesoftheMicro—EDM脉冲控制系统硬件架构如图1所示。ARM负power.Itdescribeddischargingpulseparameters责全局控制,在这里用于CPLD控制,将脉冲参数andtimesequencecontrol

4、circuitdesignbasedon(脉冲宽度、脉冲间隔和脉冲输出模式等)传达给CPLD.AndthedevelopmentoflinuxdevicedriverCPLD。CPLD用于具体实现脉冲控制逻辑电路,产生参数及时序可控的控制脉冲。ARM硬件平台为ofCPLDBasedonarm—linuxplatform.At1ast,feasibilityandvalidityofthedesignisverifiedbyAT91RM9200,内核为linux2.6版本。CPLD选用Altera的EPM1270T144C3,CPLD属于Altera的experiment.MAX

5、II系列CPLD,具有1270个逻辑单元和116Keywords:Micro—EDMpower;ARM—个I/O口。CPLD控制和参数设置由ARM内部的LINUX:CPLD:devicedriverSMC(静态存储控制器)以及PIO(并行输入输出控制器)完成。SMC提供外部静态存储器或外围设备0引言的访问控制信号,能够提供8个片选信号以及16位的数据接口。最大访问地址空间可达到512MB。在微细电火花加工设备的研制过程中,设计开ARMCPLD发了以ARM控制器结合Linux操作系统为控制核D[15...0]心的嵌入式微能脉冲电源,作为独立的嵌入式设备,NCSjL电源安装位置灵活

6、,带有人机界面,可完成加工参数NWR』L设置和状态显示等人机交互功能,可适用于不同的SMCjL电火花加工设备。作为脉冲电源的关键技术之一,PIO收稿日期:2013—04—12图1脉冲控制系统硬件架构·24·《机械与电子>2013(9)ARM和CPLD平台的微细电加工NWE变低表示外围设备写有效。另外NWRSetup2脉冲控制电路EDA设计为1.5~7.5clock;PulseLength为1~128clock;2.1EDA实现方法NWRSetup为0.5~7clock,这意味着1个写周期可编程逻辑器件的设计输入方法包括原理图输内数据的有效时间很短。因此,CPLD欲准确地捕入、硬

7、件描述语言设计输入以及原理图结合硬件描捉数据并存储,需要将NCS与NWE共同作为数据述语言的混合输人方式。原理图设计输入适用于顶有效信号提供给CPLD识别,并且NWRSetup,层设计,主要优点是容易实现仿真,便于信号的观察PulseLength以及NWRSetup应设置为足够长。和电路的调整;硬件描述语言包括普通硬件描述语2.3时序控制言和行为描述语言,其中行为描述语言已经成为根据Q1,Q2,Q3的控制要求,利用计数器CTIEEE标准,具有输入效率高、柔性强,有较强的逻实现Q1控制脉冲的脉

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。