基于FPGA的模拟视频采集控制器的研究与实现.pdf

基于FPGA的模拟视频采集控制器的研究与实现.pdf

ID:52175009

大小:360.77 KB

页数:4页

时间:2020-03-23

基于FPGA的模拟视频采集控制器的研究与实现.pdf_第1页
基于FPGA的模拟视频采集控制器的研究与实现.pdf_第2页
基于FPGA的模拟视频采集控制器的研究与实现.pdf_第3页
基于FPGA的模拟视频采集控制器的研究与实现.pdf_第4页
资源描述:

《基于FPGA的模拟视频采集控制器的研究与实现.pdf》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、2012正仪表技术与传感器20l2第11期InstrumentTechniqueandSensorNo.1l基于FPGA的模拟视频采集控制器的研究与实现徐光宪,张庆,付晓(辽宁工程技术大学,辽宁葫芦岛125105)摘要:针对目前单处理芯片图像采集实时性不高和FPGA中的毛刺等问题,文中提出了一种基于FPGA的模拟视频采集控制器的解决方案。该设计将图像采集功能区从主控芯片中分离出来,利用处理速度占优势的FPGA实现图像采集,减小了对主控芯片的资源占用。同时该控制器采用模块化设计,通过对程序设计的优化,使控制器能够区别奇偶场数据,将一帧图像顺序的存入SRAM中。在控制器的

2、输出端采用D触发器构成数据缓冲器,用于调节数据的同步输出,有效减少了毛刺信号的产生。实验结果表明该设计工作稳定、能够提高图像处理系统的实时性,具有良好的模拟视频采集效果。关键词:FPGA;模拟视频;图像采集;D触发器;毛刺中图分类号:TP332.1文献标识码:A文章编号:1002—1841(2012)¨一0040—04ResearchandImplementationofAnalogVideoCaptureControllerBasedonFPGAXUGuang—xian,ZHANGQing,FUXiao(LiaoNingTchnicalUniversity,Hulu

3、dao125105,China)Abstract:Forthelowreal—timeofsingle—chipimageacquisitionandtheburrsofFPGA,adesignofanalogvideocapturecon—trollerbasedonFPGAwaspresented.ItseparatedtheimageacquisitionfunctionalareasfromthemainchipandusedFPGAwithaprocessingspeedadvantagetocompleteimageacquisition.Soitredu

4、cedthemainchipresourceconsumption.Meanwhile,thecon—trollerusedmodulardesign.Byoptimizingtheprogramdesign,makingthecontrollercandistinguishtheoddandevenfielddataandputtinganimageintotheSRAMintheorder.Atthecontroller’Soutput,itusedtheDflip—floptoconstituteadatabuffer.Soitcanadjustthedatas

5、ynchronizationoutputandreducetheburrsignaleffectively.Experimentalresuhsshowthatthedesignisstableandimprovesthereal—timeofimageprocessingsystem.Ithasagoodanalogvideocaptureeffect.Keywords:FPGA;analogvideo;imageacquisition;Dflip—flop;burr0引言上电后IIC配置模块首先对ADV7181B进行解码配置。配文中提出了一种模拟视频采集的解决方案

6、,设计并实现了置完成后,该芯片向FPGA提供8位精度4:2:2分量视频数据基于FPGA的模拟视频采集控制器。信号。该设计思想是将图像采集功能从主控芯片中分离出来,采图像存储是由图像采集控制模块和SRAM组成。而图像用FPGA来实现,减少主控芯片的负担,以提高图像处理的实采集控制模块又分为4个小模块。(1)有效数据检测器是将数时性要求。FPGA的I/O端口多,且可以自定义端口功能;而且据流中的消隐期数据滤除,输出有效图像数据;(2)帧检测模其并行处理的速度快,可以满足高速采集的速度要求。并且块:主要负责检测一帧图像数据的起始以及结束位置;(3)地址在FPGA中编写的图像

7、采集控制器采用模块化设计,通过检测产生模块:产生与数据同步的地址并自动调节地址,将一帧图相关有效信号实现一帧图像的顺序存人。在图像采集控制器像顺序的存人SRAM;(4)SRAM的控制信号输出模块:主要负的数据、地址以及控制信号输出端分别加设了D触发器以调节责根据读、写或者等待状态的需要,产生对应的SRAM控制信数据的同步输出。并且,该D触发器有效地减少了由于FPGA号。图像采集总体框图如图1所示。内部传输延时所产生的毛刺信号。FPGA1总体设计.模拟视频信号的A/D转化主要是由视频解码芯片集控制hlADV7181B完成,该芯片属ADI新一代集成式视频

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。