数字电子技术(第3章).ppt

《数字电子技术(第3章).ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第3章组合逻辑电路（1）从电路结构上看，组合逻辑电路由门电路组成，不包含记忆元件。（2）从逻辑功能上看，任一时刻的输出仅与该时刻的输入有关，与该时刻之前电路的状态无关。一、组合逻辑电路的特点二、小规模集成电路构成的组合逻辑电路的分析和设计1、组合逻辑电路的分析:(1)由逻辑电路图得到逻辑表达式，(2)由逻辑表达式得到真值表，(3)分析真值表规律，说明电路的逻辑功能。例3-1：分析下面逻辑功能，说明其逻辑功能。由逻辑电路图得到逻辑表达式第一步A1A0F0F1F2F3000110111000010000100001表

2、3-1例3-1真值表由逻辑表达式得到真值表第二步第三步分析真值表说明电路功能A1A0=00时，F0=1，其余为0A1A0=01时，F1=1，其余为0A1A0=10时，F2=1，其余为0A1A0=11时，F3=1，其余为0说明有效电平为高电平，且由输出状态便知道输入代码值，此种功能称为译码功能。结论:电路为2-4译码器（高电平有效）。F0A1F1A0F2F3例3-2:若逻辑图为图3-3所示,同样的分析方法.结论:电路为2-4译码器（低电平有效）。A1A0F0F1F2F300011011011110111101111

3、0表3-2例3-1真值表F0A1F1A0F2F3例3-3:试分析图3-4所示电路的逻辑功能A1A0F00011011D0D1D2D3由表看出，A1A0=00时，F=D0；A1A0=01时，F=D1；A1A0=10时，F=D2；A1A0=11时，F=D3。电路具有选择数据输入功能。结论：电路为4选1数据选择器。D0D1D2FD3A1A0课堂练习分析下图所示逻辑电路的功能2、组合逻辑电路的设计用基本门电路设计组合逻辑电路的一般步骤(1)分析逻辑功能要求,确定输入/输出逻辑变量,列出真值表;(2)由公式法或卡诺图化简逻

4、辑函数;(3)用基本门电路实现所得函数.例3-4:试用与非门设计一个三人表决器。A、B、C三者中多数同意，提案通过，否则提案不被通过。BCA000111101表决逻辑卡诺图方案一000001111ABC表3-4例3-3真值表F00000101001110010111011100010111ABBCCAF图3-5方案一逻辑图&&&&ABC课堂练习1、设A、B、C为保密锁的3个按键，当A、B、C键单独按下时，锁既不打开也不报警；只有当A、B、C或者A、B或者A、C分别同时按下时，锁才能被打开，当不符合上述组合状态时，

5、将发出报警信息，试用门电路设计完成此保密锁功能的逻辑电路。2、假定X是一个两位二进制正整数，用“与非”门设计逻辑电路完成如下运算：Y=X2（Y也用二进制数表示）。3、有一热水器如图所求，图中虚线表示水位，A、B、C电极被水浸没时会有信号输出。水面在A、B间时为正常状态，绿灯G亮；水面在B，C间或A以上时为异常状态，黄灯Y亮;水面在C以下时为危险状态，红灯R亮。试用或非门设计实现该逻辑功能的电路。ABC水三、组合逻辑电路的竞争-冒险图3-52边沿不陡竞争产生尖脉冲意外吧！（1）竞争-冒险的产生ABF理想波形F=AA

6、小心噢！信号到达门电路时间不等竞争造成的尖脉冲（2）竞争-冒险的判断只要输出逻辑函数在一定条件下变换成F=AA或F=A+A就可能产生竞争-冒险。（3）竞争-冒险的消除（修改设计，增加门电路）在公式中增加冗余项也不麻烦嘛！为什么？也可以由卡诺图得到冗余项什么规律？OK！课堂练习判断下图所示电路是否存在竞争-冒险现象，如果存在，说明是什么类型的冒险？会在什么情况下产生？如何消除？四、常用MSI组合电路模块的应用1、编码器（1）二进制普通编码器编码输入有效电平?（2）二-十进制普通编码器编码输入有效电平?74148的引

7、脚图及符号图二进制编码器标准芯片产品（3）74148二进制优先编码器编码输入有效电平?输出编码?编码器级联扩展74138的符号图及引脚图2、译码器（1）74138二进制译码器译码输出有效电平?译码器级联扩展译码器应用:用74138实现逻辑函数F=∑m(1，2，4，7)课堂练习设计一个一位二进制全加器(1)用门电路实现;(2)用3-8译码器74LS138及门电路实现.二-十进制译码器标准芯片产品（2）二-十进制译码器（3）半导体数码管和七段字型译码器abcdefg共阳级段码共阴极段码给出数字填段码七段字型译码器标准

8、芯片产品接共阳极数码管接共阴极数码管共阳级数码管译码器74LS47功能表七段字型译码器内部电路结构电路实例+5V3、数据选择器(1)定义:数据选择器又叫多路开关，简称MUX(Multiplexer)。数据选择器的逻辑功能是在地址选择信号的控制下，从多路数据中选择一路数据作为输出信号。数据选择器原理示意图A1A0F00011011D0D1D2D3A1A0F00011011D