数字电子技术基础(第五版)第5章.ppt

《数字电子技术基础(第五版)第5章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章组合电路时序分析与自动化设计5.1传统数字电路设计技术存在的问题1.低速。2.设计规模小。3.分析技术无法适应需要。4.效率低成本高。5.可靠性低。6.体积大功耗大。7.功能有限。。8.无法功能升级。9.知识产权不易保护。5.2现代数字系统自动设计流程5.2.1设计输入图5-1应用于FPGA/CPLD的EDA开发流程5.2.1设计输入1.图形输入原理图输入状态图输入波形图输入2.HDL文本输入将使用了某种硬件描述语言(HDL)的电路设计文本，如VHDL或Verilog的源程序，进行编辑输入。5.2.2硬件描述语言硬件描述语言VHDL和VerilogHDL在现在EDA设

2、计中使用最多，也拥有几乎所有的主流EDA工具的支持。VHDL在电子设计领域得到了广泛应用。能将以VHDL语言描述数字系统的程序“翻译”成数字电路结构图文件的软件工具称为VHDL综合器。5.2.3综合图5-2计算机软/硬件描述语言编译/综合工具的不同之处5.2.4适配图5-1应用于FPGA/CPLD的EDA开发流程5.2.5时序仿真与功能仿真5.2.6编程下载5.2.7硬件测试5.3QuartusII简介图5-3QuartusII设计流程5.4原理图输入设计实例5.4.1电路原理图编辑输入图5-4选择编辑文件类型（1）新建一个文件夹。（2）打开原理图编辑窗。5.4.1电路原理

3、图编辑输入图5-5打开原理图编辑窗（2）打开原理图编辑窗。图5-6调入需要的宏功能元件（Symbol）74138（3）编辑构建电路原理图。图5-7示例电路图（3）编辑构建电路原理图。（4）文件存盘。图5-8利用“NewPrejectWizard”创建工程EXAMP15.4.2创建工程（1）打开建立新工程管理窗。图5-9将所有相关的文件都加入进此工程5.4.2创建工程（2）将设计文件加入工程中。图5-10选择目标器件EP2C8Q208C85.4.2创建工程（3）选择目标芯片。图5-11EXAMP1工程管理窗5.4.2创建工程（4）工具设置。（5）结束设置。图5-1274138

4、的真值表5.4.3功能分析图5-13选择目标器件EP2C5T144C85.4.4编译前设置（1）选择FPGA目标芯片。图5-14选择配置器件的工作方式5.4.4编译前设置（2）选择配置器件的工作方式。图5-15选择配置器件型号和压缩方式（3）选择配置器件和编程方式。（4）选择目标器件闲置引脚的状态。（5）双功能引脚选择。图5-16全程编译后出现报错信息5.4.5全程编译图5-17选择编辑矢量波形文件图5-18波形编辑器5.4.6逻辑功能测试（1）打开波形编辑器。图5-19设置仿真时间长度5.4.6逻辑功能测试（2）设置仿真时间区域。图5-20vwf激励波形文件存盘5.4.6

5、逻辑功能测试（3）波形文件存盘。图5-21向波形编辑器拖入信号节点5.4.6逻辑功能测试（4）将工程EXAMP1的端口信号名选入波形编辑器中。图5-22设置好的激励波形图5.4.6逻辑功能测试（5）编辑输入波形（输入激励信号）。图5-23选择仿真约束和控制5.4.6逻辑功能测试（6）仿真器参数设置。图5-24仿真波形输出5.4.6逻辑功能测试（7）启动仿真器。（8）观察仿真结果。图5-25AI与SO的延时波形显示5.4.6逻辑功能测试（8）观察仿真结果。5.5硬件测试图5-26图5-4所示电路于EP2C5T144内的引脚锁定情况5.5.1引脚锁定图5-27Assignmen

6、tEditor编辑器表格式引脚锁定对话框5.5.1引脚锁定图5-28选择编程下载文件和下载模式5.5.2对FPGA编程配置（1）打开编程窗和配置文件。图5-29加入编程下载方式5.5.2对FPGA编程配置（2）设置编程器。图5-30双击选中的编程方式名（3）硬件测试。（4）编程配置器件。5.6用HDL来表述广义译码器5.6.1用HDL表述真值表与设计1.HDL表述图5-313-8译码器真值表图5-9的HDL的CASE语句表述图5-32将程序变成一个可以调用的原件模块2.将VHDL文本表述转化为电路元件图5-33选择已生成好的元件DECD383.完成电路设计图5-34将3-8

7、译码器DECD38调入原理图编辑窗3.完成电路设计图5-35用新的3-8译码器DECD38连接好电路3.完成电路设计4.逻辑功能测试图5-36表4-3的CASE语句表述5.6.2三人表决电路的CASE语句设计图5-38表决电路的仿真波形5.6.2三人表决电路的CASE语句设计图5-37表决电路图5-39图5-31所示的VHDL的另一种表述方法5.6.3用HDL对真值表的其它表述方式1.多输出赋值端口表达方式和原理图连接方式图5-40用DECD38A元件连成的电路图5.6.3用HDL对真值表的其它表述方式1.多输出赋