并行输入输出接口及其应用.ppt

并行输入输出接口及其应用.ppt

ID:52121741

大小:8.47 MB

页数:49页

时间:2020-04-01

并行输入输出接口及其应用.ppt_第1页
并行输入输出接口及其应用.ppt_第2页
并行输入输出接口及其应用.ppt_第3页
并行输入输出接口及其应用.ppt_第4页
并行输入输出接口及其应用.ppt_第5页
资源描述:

《并行输入输出接口及其应用.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、8051单片机结构1概述28051并行输入输出端口结构3I/O端口的简单应用4I/O口用于显示器键盘I/O接口的作用1.速度协调。大多数的外设速度很慢,无法和µs或ns数量级的单片机速度相比。单片机只有在确认外设已为数据传送做好准备的前提下,才能进行I/O操作。2.输出时数据锁存。由于单片机工作速度快,数据在数据总线上保留的时间十分短暂,无法满足慢速外设的数据接收。I/O电路应具有数据锁存器,以保证接收设备接收。3.输入三态缓冲。输入设备向单片机输入数据时,但数据总线上面可能“挂”有多个数据源,为不

2、发生冲突,只允许当前正在进行数据传送的数据源使用数据总线,其余的应处于隔离状态。4.数据转换。一般情况下,CPU与接口进行并行数据传送。许多情况也需要传送模拟信号、串行信号,这需要数字模拟转换、并行串行转换等。1概述接口的概念:I/O接口(Interface):是指单片机与外设间的I/O接口电路。I/O端口(Port):简称I/O口,指具有端口地址的寄存器或缓冲器。一个I/O接口芯片可以有多个I/O端口:(1)数据口(2)命令口(3)状态口I/O端口编址是给所有I/O接口中的寄存器编址。P0.0 P

3、0.1 P0.2P0.3P0.4P0.5P0.6P0.7P1.0 P1.1 P1.2P1.3P1.4P1.5P1.6P1.7P2.7P2.6P2.5P2.4P2.3P2.2P2.1P2.0P3.0 P3.1 P3.2P3.3P3.4P3.5P3.6P3.7标准8051单片机有4个8位并行I/O口:P0,P1,P2,P3。均可作为双向I/O端口使用。P0:访问片外扩展存储器时, 复用为低8位地址线和数据线P2:高8位地址线P1:双向I/O端口P3:还具有第二功能1 2 3 4 5 6 7 8 9 10

4、111213141516171819 2040 39 38 37 36 35 34 33 32 313029282726252424222180318051875189C511.P0口当系统不进行片外的ROM扩展,也不进行片外RAM扩展时,P0用作通用I/O口。在这种情况下,单片机硬件自动使多路开关MUX接向锁存器的反相输出端。Vcc控制QQDCT1P0口内部结构读锁存器读引脚锁存器内部总线写锁存器地址/数据P0.x多路开关T25.28051并行输入输出端口结构作输出口时,CPU执行口的输出指令,内

5、部数据总线上的数据在“写锁存器”信号的作用下由D端进入锁存器,经锁存器的反向端送至场效应管T2,再经T2反向,在P0.X引脚出现的数据正好是内部总线的数据。作输入口时,数据可以读自口的锁存器,也可以读自口的引脚。这要根据输入操作采用的是“读锁存器”指令还是“读引脚”指令来决定。与门输出的“0”使输出驱动器的上拉场效应管T1处于截止状态。输出驱动级工作在需外接上拉电阻的漏极开路方式。1、I/O输出工作过程:当写锁存器信号CP有效,数据总线的信号→锁存器的输入端D→锁存器的反向输出Q非端→多路开关→V2

6、管的栅极→V2的漏极到输出端P0.X。这时多路开关的控制信号为低电平0,V1管是截止的,所以作为输出口时,P0是漏极开路输出,当驱动上接电流负载时,需要外接上拉阻。 下图就是由内部数据总线向P0口输出数据的流程图2、地址输出过程控制信号为1,地址信号为“0”时,与门输出低电平,V1管截止;反相器输出高电平,V2管导通,输出引脚的地址信号为低电平;反之,控制信号为“1”、地址信号为“1”,“与门”输出为高电平,V1管导通;反相器输出低电平,V2管截止,输出引脚的地址信号为高电平。3、作为数据总线的输出

7、过程如果该指令是输出数据,如MOVX @DPTR,A(将累加器的内容通过P0口数据总线传送到外部RAM中),则多路开关“控制”信号为‘1’,“与门”解锁,与输出地址信号的工作流程类似,数据据由“地址/数据”线→反相器→V2场效应管栅极→V2漏极输出。在执行“MOV”类输入指令时(如:MOVA,P0),内部产生的操作信号是“读引脚”。注意,在执行该类输入指令前要先把锁存器写入“1”,使场效应管T2截止,使引脚处于悬浮状态,可以作为高阻抗输入。1、I/O读引脚工作过程:读芯片引脚上的数据时,读引脚缓冲器

8、打开,通过内部数据总线输入在读入端口引脚数据时由于输出驱动FET(T2)并接在引脚上,如果FET(T2)导通就会将输入的高电平拉成低电平,以致于产生误读。在端口进行输入操作前,应先向端口锁存器写入“l”,也就是使锁存器=0,因为控制线C=0,因此T1和T2全截止,引脚处于悬浮状态,可作高阻抗输入。这就是所谓的准双向口的含义。2、I/O读锁存器工作过程:通过打开读锁存器三态缓冲器读取锁存器输出端Q的状态执行“读—修改—写”类输入指令时(如:ANLP0,A),内部产生的“

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。