资源描述：
《mpsoc论文：mpsoc 通讯架构 多核初始化 rocket io》由会员上传分享，免费在线阅读，更多相关内容在学术论文-天天文库。
1、【关键词】MPSoC通讯架构多核初始化RocketIO【英文关键词】MPSoCCommunicationarchitectureInitializationmethodforMPSoCRocketIOMPSoC论文：多核处理器初始化及高速IO接口设计【中文摘要】片上多核系统MPSoC(MultiprocessorSystem-on-Chip)能够充分利用多处理器的数据并行处理能力以及SoC的高集成度,针对目标应用的多样性进行定制化的设计,从而使系统的硬件结构更好地满足目标应用的需求,能够最大限度地提升系统的整体性能。众多MPSoC通讯架构地提
2、出,为满足复杂应用的大规模运算和实时性需求提供了可行的解决办法,正逐渐演变为多处理器系统和下一代集成电路设计的主流趋势。本文描述和分析了MPSoC基本通讯架构模型,提出了一种多核初始化方案。该方案将Flash存储器连接到片上通讯网络的通讯节点上作为初始化数据源,采用发送网络数据包的方式逐一对多核系统中的多个处理器核进行初始化,同时采用引导程序与用户主程序分开设计的方法,使得引导程序的设计具有较好的独立性和可移植性。设计中的FlashWrapper模块完成从Flash接口协议到PCC协议的转化,依靠状态机来实现链路的建立和数据的传输,同时给予实
3、验,实现每个簇中核的初始化。此外对Rocket10进行了介绍和分析,并简述了Aurora协议以及8b/10b编解码,在此基础上设计了基于多核芯片数据传输的Rocket10Wrapper,实现数据的高速传输。基于Xilinx的FPGA开发平台,我们对整个系统进行了FPGA原型实现,分步验证模块设计与数据传输。【英文摘要】Multi-processorSystem-On-Chip(MPSoC)candesignspecializedforallkindsoftargetapplicationsbymakingfulluseoftheparalle
4、lprocessingabilityofmulticomputingresourcesandSoC’shighlyintegration.Sothatthehardwarearchitectureofthesystemcanmeettheneedsofthetargetapplicationbetter,andbeabletomaximizeoverallsystemperformance.Numerouscommunicationarchitectureshavebeenproposedtoprovideaviablesolutiontom
5、eetthecomplexapplicationoflarge-scalecomputingandreal-timerequirements,whichgraduallyevolvedintoamulti-processorsystemandthemaintrendofthenextgenerationofintegratedcircuitdesign.ThisarticledescribedbasiccommunicationarchitecturesforMPSoC,andproposedaninitializationmethodfor
6、MPSoC.Inthismethod,flashwasconnectedtocommunicationnodeasthesourceofinitialdata,andnetworkpacketswereusedtoinitializeMulti-coreonebyone.Theseparationofguideproceduresandusermainprogramshowedsomeadvantagesatversatility,portabilityandscalability.AFlashWrapperwasdesignedtoread
7、thebootprogramfromflashfortheinitializationofallclusters,whichusedfinitestatemachinetoachievetheestablishmentandtransmissionfunctionsofthelinkandcompletedtheconversionfromFlashtoPCCprotocol.Inaddition,weintroducedRocketIOandAuroraprotocolof8b/10bencodinganddecoding,anddesig
8、nedRocketIOWrapper,whichwasbasedonmulti-corechipforhigh-speeddatatransmission.Base
