ARM7体系结构(删减版).ppt

《ARM7体系结构(删减版).ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、嵌入式系统及应用ARM7体系结构1、ARM简介2、ARM7TDMI3、ARM处理器状态4、ARM处理器模式5、ARM体系的存储系统ARM7体系结构ARM简介RISC结构特性RISC是精简指令集计算机的缩写，其目标是设计出在高时钟频率下单周期执行，简单而有效的指令集。ARM内核采用RISC体系结构，因此具有RISC的结构特点：具有大量的通用存储器；独特的装载/保存（load-store）结构；简单的寻址模式;统一和固定长度的指令格式。2.1ARM简介ARM7系列简介该系列包括ARM7TDMI、ARM7TDMI-S、带有高速缓存处理器宏单元的ARM720T和扩充了Jaze

2、lle的ARM7EJ-S。该系列处理器提供Thumb16位压缩指令集和EmbededICE软件调试方式，适用于更大规模的SoC设计中。ARM7系列广泛应用于多媒体和嵌入式设备，包括Internet设备、网络和调制解调器设备，以及移动电话、PDA等无线设备。简介ARM7TDMI是基于ARM体系结构V4版本的低端ARM核。其弥补了ARM6很难在低于5V电压下稳定工作的不足，还增加了后缀所对应的功能：注意：“ARM核”并非芯片，ARM核与其它部件如RAM、ROM、片内外设组合在一起才能构成现实的芯片。ARM7TDMI-S2.2ARM7TDMI支持高密度16位的Thumb指令

3、集；支持片上调试；支持64位乘法；支持EmbededICE观察硬件；ARM7TDMI的可综合（synthesizable）版本（软核），对应用工程师来说其编程模型与ARM7TDMI一致；2.2ARM7TDMI存储器的字与半字从偶数地址开始的连续2个字节构成一个半字;以能被4整除的地址开始的连续4个字节构成一个字；ARM指令的长度刚好是一个字，Thumb指令的长度刚好是一个半字。2.2ARM7TDMI如果一个数据是从偶地址开始的连续存储，那么它就是半字对齐，否则就是非半字对齐；如果一个数据是以能被4整除的地址开始的连续存储，那么它就是字对齐，否则就是非字对齐。方式半字对

4、齐字对齐地址……0x40020x4004…………0x40040x4008……特征Bit0=0其他位为任意值Bit1=0,Bit0=0其他位为任意值存储器的存储方式ARM处理器使用流水线来增加处理器指令流的速度，这样可使几个操作同时进行，并使处理和存储器系统连续操作，能提供0.9MIPS/MHz的指令执行速度。正常操作过程中，在执行一条指令的同时对下一条(第二条)指令进行译码，并将第三条指令从存储器中取出。2.2ARM7TDMI三级流水线取指译码执行处理指令并将结果写回寄存器识别将要被执行的指令从寄存器装载一条指令在ARM状态下，流水线上各指令的地址为ARM7TDMI的

5、流水线分3级，分别为：PCPC-4PC-8从ARM状态切换到Thumb状态的程序代码如下：ARM指令集Thumb指令集CODE32LDRR0,=Lable+1BXR0CODE16LableMOVR1,#12地址最低位为1，表示切换到Thumb状态跳转地址标号程序代码指令集关系执行完BX指令，处理器切换到ARM状态，开始执行ARM指令从Thumb状态切换到ARM状态的程序代码如下：2.4ARM处理器状态状态切换的一个例子地址最低位为0，表示切换到ARM状态使用BX指令将ARM内核的操作状态在ARM状态和Thumb状态之间进行切换。ARM指令集Thumb指令集CODE16

6、LDRR0,=LableBXR0CODE32LableMOVR1,#10程序代码指令集关系执行完BX指令，处理器切换到ARM状态，开始执行ARM指令这五种模式称为异常模式。它们除了可以通过程序切换进入外，也可以由特定的异常进入。当特定的异常出现时，处理器进入相应的模式。每种异常模式都有一些独立的寄存器，以避免异常退出时用户模式的状态不可靠。除用户模式外，其它模式均为特权模式。ARM内部寄存器和一些片内外设在硬件设计上只允许（或者可选为只允许）特权模式下访问。此外，特权模式可以自由的切换处理器模式，而用户模式不能直接切换到别的模式。这两种模式都不能由异常进入，想要进入必

7、须修改CPSR，而且它们使用完全相同的寄存器组。系统模式是特权模式，不受用户模式的限制。操作系统在该模式下访问用户模式的寄存器就比较方便，而且操作系统的一些特权任务可以使用这个模式访问一些受控的资源。处理器模式何时进入异常模式，具体规定如下：处理器复位之后进入管理模式，操作系统内核通常处于管理模式；当处理器访问存储器失败时，进入数据访问中止模式；当处理器遇到没有定义或不支持的指令时，进入未定义模式；中断模式与快速中断模式分别对ARM处理器2种不同级别的中断作出响应。2.9ARM体系的存储系统ARM处理器采用冯·诺依曼（VonNeumann）结构，指令