基于FPGA的1GHz数据采集卡研制.pdf

基于FPGA的1GHz数据采集卡研制.pdf

ID:51986866

大小:2.49 MB

页数:69页

时间:2020-03-21

基于FPGA的1GHz数据采集卡研制.pdf_第1页
基于FPGA的1GHz数据采集卡研制.pdf_第2页
基于FPGA的1GHz数据采集卡研制.pdf_第3页
基于FPGA的1GHz数据采集卡研制.pdf_第4页
基于FPGA的1GHz数据采集卡研制.pdf_第5页
资源描述:

《基于FPGA的1GHz数据采集卡研制.pdf》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、AthesissubmittedtoZhengzhouUniversityforthedegreeofMasterTheDesignOfDataAcquisitionCardⅥ百th1GHzBasedonFPGAByFutaoTangSupervisor:Prof.ZhongyongWangCommunicationandInformationSystemSchoolofInformationEngineeringMay,2012原创性声明本人郑重声明:所呈交的论文是本人在指导教师指导下独立进行研究工作所取得的成果,论文中有关资料和

2、数据是实事求是的。尽我所知,除文中已经加以标注和致谢外,本论文不包含其他人已经发表或撰写的研究成果,也不包含本人或他人为获得郑州大学或其它教育机构的学位或学历证书而使用过的材料。与我一同工作的同志对研究所做的任何贡献均已在论文中作出了明确的说明。若有不实之处,本人愿意承担相关法律责任。学位论文作者签名:奄襦浦日期:20)1年5月弓。日学位论文使用授权书本人完全同意郑州大学有权使用本学位论文(包括但不限于其印刷版和电子版),使用方式包括但不限于:保留学位论文,按规定向国家有关部门(机构)送交学位论文,以学术交流为目的赠送和交换学位论文

3、,允许学位论文被查阅、借阅和复印,将学位论文的全部或部分内容编入有关数据库进行检索,采用影印、缩印或其他复制手段保存学位论文。保密学位论文在解密后的使用授权同上。学位论文作者签名:唐褊涛日期:2012年岁月30日摘要目前高速数据采集在电子产业中的应用越来越广泛,尤其是在软件无线电和遥感,数字示波器、孔径雷达等需要解决大带宽信号的采集和处理的方面。高速数据采集系统的要求包括具有高的数据采样速率和分辨率,大的模拟输入带宽和大容量存储设备等。本文结合“瞬态高速运动目标测试雷达系统"对数据采集的要求,设计了采样速率为1Gsps的采集卡。为了

4、达到系统要求的采样速率,设计采用E2V公司的高速模数转换芯片AT84AD001,并通过三线串行接口设置使其工作在并行交错采样模式下。使用大规模可编程逻辑器件(FPGA)作为系统时序和逻辑的核心,实现对高速数据的接收以及后续存储电路和USB2.0接口电路的控制。存储电路部分选用4片镁光公司的大容量SDRAM实现对数据的缓存,并通过USB2.0接口芯片CY7C68013实现与上位机之间的数据交互。另外,高速电路板的设计过程不同于普通的电路,设计时必须要对电源完整性和信号完整性进行全方位考虑,论文对电路板设计要注意的事项进行了讨论。论文给

5、出了数据采集卡调试验证的过程,并对其中存在的一些问题进行了分析和修正。关键词:高速A/D采样;并行交替模数转换;异步FIFO;SDRAM;USB2.0AbstractAtpresent,high-speeddataacquisitioniswidelyusedintheelectronicsindustry,especiallyintheapplicationsneedtosolvetheproblemsofacquisitionandprocessingofsignalswithwidebandwidth.suchassoitwa

6、reradioandremotesensing,digitaloscilloscopeandapertureradar.Thehigh-speeddataacquisitionsystemincludeshavehighdatasamplingrateandresolution.1argerbandwidthandstoragecapacityetc.Combiningwiththe”TransientHigh-speedMovingTargetRadarSystemTest”fordataacquisitionrequiremen

7、ts,designa1GSPSdataacquisitioncard,Inordertoachievethesamplingrate,thehigh-speedADCchipselectedAT84AD001whichisproducedbyE2VCorporation,throughitsthree—wireserialinterfacesetting,letitworkininterlacedmode.UseFPGAasthecoreofthetimingandlogic.ItCanrealizehigh-speeddatare

8、ception,follow-upmemorycircukcontrolandUSB2.0interfacecontr01.Formemorycircuitweselectfourmicroncorporation’Slargecap

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。