SPLD内部结构及工作原理.ppt

《SPLD内部结构及工作原理.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、1第四章SPLD基本结构及工作原理SPLD的基本结构主要内容PROM器件PLA器件PAL器件GAL器件2SPLD的基本结构图输入电路与阵列输出电路或阵列输入项乘积项和项输入输出反馈输入信号互补输出的输入缓冲电路,用以产生输入变量的原变量和反变量，并提供足够的驱动能力。输入电路在PLD中的画法AAA4.1SPLD的基本结构3CABCCABBAW7=ABCABCW0=由一组多输入与门组成，用以产生输入变量的各乘积项。与阵列SPLD的基本结构输入电路输出电路或阵列输入项乘积项和项输入输出反馈输入信号与阵列4.1SPLD的基本结构4例如ABC●●●Y3Y2Y1●●●●●●●●●●●●●与阵列SPL

2、D的基本结构输入电路与阵列输出电路或阵列输入项乘积项和项输入输出反馈输入信号由图可得Y1=ABC+ABC+ABCY2=ABC+ABCY3=ABC+ABC由一组多输入或门组成，用以产生和项，即将输入的某些乘积项相加。4.1SPLD的基本结构或阵列5SPLD的基本结构输入电路与阵列输出电路或阵列输入项乘积项和项输入输出反馈输入信号SPLD的输出电路因器件的不同而有所不同，但总体可分为固定输出和可组态输出两大类。根据与门阵列、或门阵列和输出电路结构的不同，简单的低密度PLD可分为PROM、PLA、PAL、GAL四种基本类型，下面分别进行讲解。4.1SPLD的基本结构64.2PROM器件（1）基本

3、结构ABCABCABCABCABCABCABCABCABCO1O2O3或阵列（可编程）与阵列（固定）（2）特点“与”阵列固定，不能编程，“或”阵列可以编程。与阵列是一个全译码电路，即n个输入量总共有2n个不同的组合积项输出，因此有2n条积项线。与阵列的固定连接关系造成芯片面积的浪费，利用效率低。7（3）应用设计例1：用PROM构造半加器C=A0A14.2PROM器件S=A0Al=A0Al+A0A1+CSA1A0A1A0A1A0A1A0SC000001101010110181234567891011121314150例2:用PROM实现22乘法器输入输出A1A0B1B0P3P2P1P000

4、000000000100000010000000110000010000000101000101100010011100111000000010010010101001001011011011000000110100111110011011111001123456789101112131415094.3PLA器件（1）基本结构与阵列不采用全译码方式，标准的与或表达式已不适用，需要把逻辑函数化成最简的与或表达式。有多个输出时，要尽量利用公共的与项，以提高阵列的利用率。ABCO1O2O3或阵列（可编程）与阵列（可编程）（2）特点“与”阵列和或”阵列都可以编程，方便了设计工作。算法复杂,器件运行

5、速度下降制造工艺复杂，价格高。10基本思想：根据PLA结构，安排每个积项占一条积项线，在不同输出函数中如有相同积项，则共享。每个输出函数有n个积项，就在或阵列上将它的纵向线与相关的n个积项线相连。简单地说，用PLA实现组合逻辑函数时，先将函数化简为最简与或式，再把对应的与项或起来即可。O1=ABC+BCO2=AB+ACO3=AB+AC例：用PLA实现以下组合逻辑函数电路（3）应用设计4.3PLA器件ABCO1O2O3ABCABACBCAB11采用熔丝编程方式，只能一次性编程。4.4PAL器件（1）基本结构左图为最简单的PAL器件结构。目前常见的PAL器件中，输入变量最多可达20个，与项的个

6、数最多有80个，或阵列输出端最多的有10个，每个或门输入端最多的可达16个。（2）特点“与”阵列可编程，“或”阵列固定。A2A1A0D0D1D2或阵列（固定）与阵列（可编程）12为了扩展电路的功能，并增加使用的灵活性，PAL在与或阵列的基础上，增加了多种输出及反馈电路，构成了各种型号的PAL器件。反馈电路输入电路固定“或”阵列可编程“与”阵列输出电路输入电路（2）特点具有多种形式的输出结构根据PAL器件的输出结构和反馈电路的不同，可将它们大致分成专用输出、可编程输入/输出、寄存器输出、异或输出以及运算选通反馈输出等几种类型。13①专用输出结构这种结构的输出端只能作输出用，不能用作输入。输出

7、端可以是或门、或非门，或者互补输出结构。因电路中不含触发器，所以只能实现组合逻辑电路。常用的产品有PAL10H8(10输入，8输出，高电平输出)、PAL10L8(10输入，8输出，低电平输出)、PAL16C1(16输入，1输出，互补型输出)等。（3）PAL的输出结构输入线OI积项线14②可编程输入/输出结构这种结构在或门输出之后增加了一个三态输出缓冲器，它的控制端OE由与阵列的第一个乘积项控制，可直接送往输出，也可作为输