AD转换实例分析及原理.doc

AD转换实例分析及原理.doc

ID:51886369

大小:219.00 KB

页数:9页

时间:2020-03-18

AD转换实例分析及原理.doc_第1页
AD转换实例分析及原理.doc_第2页
AD转换实例分析及原理.doc_第3页
AD转换实例分析及原理.doc_第4页
AD转换实例分析及原理.doc_第5页
资源描述:

《AD转换实例分析及原理.doc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、米用10位AD转化,举例说明转化过稈•:精度:基准电压5V除以2的10次方=0.005VVER基准电压二5V,Q9〜Q0依次为高电平Q700亘1111111O1111111Q9111111111Q80100000000VA输入电压为3.36V,进行比较。UA>U0,为1,Q6000000000Q50000100000Q40000011111Q30000001111Q20000000111Q10000000011Q00000000001否则为0,U02.563.843.23.523.363.283.323.343.353.3

2、55U0二Q0〜Q9的二进制转化成十进制再乘以0.005V第一行:二进制转化十进为512X0.005=2.56V第二行:二进制转化十进为768X0.005=3.84V第三行:二进制转化十进为640X0.005=2.56V最后比较寄存器的值为1010011111=671X0.005=3.355V比较寄存器1010011111U0与Ui比较UA>U0UA>UOUA>UOUA>UOUA>UOUA>U0UA>UOUA>UOUA>UOUA>UO1•转换方式1直接转换ADC时序产生器、移位寄存器、D/A转换器及电压比较器纽成。2•电路

3、结构1逐次逼近ADC包括n位逐次比较型A/D转换器如图11.10.1所示。它山控制逻辑电路、时钟CPr■nd移位寄存器电压比较器is数据奇存器启动脉冲Vref—ID/A转换器^o""图11.10.1逐次比较型A/D转换器框图3•工作原理1逐次逼近转换过程和用夭平称物重非常相似。天平称重物过程是,从最巫的祛码开始试放,与被称物体行进比较,若物体重于祛码,则该舷码保留,否则移去。再加上第一个次重怯码,山物体的重量是否大于祛码的重量决定第二个怯码是昭卜还是移去。照此一直加到最小…个磁码为止。将所冇留下的祛码垂量相加,就得此物体

4、的巫量。仿照这一思路,逐次比较型A/D转换器,就足将输入模拟信号9不同的参考电压作多次比较,使转换所得的数字量在数值匕逐次逼近输入模拟量对应值。对11.10.1的电路,它山启动脉冲启动后,在第一个时钟脉冲作用下,控制电路使时序产生器的最高位置1,其他位置0,其输出经数据寄存器将彳000……0,送入D/A转换器。输入电压首先与D/A器输出电压(I/ref/2)相比较,如“nl/REF/Z比较器输出为1,若°v«ef/2,则为0。比较结果存于数据寄存器的1位。然后在第二个CP作用下,移位寄存器的次高位置1,其他低位置0。如最高

5、位已存1,则此时ro=(3/4)«ef。于是"再与(3/4)«ef相比较,如(3/4)得,则次高位%2存1,否则%2=0;如最高位为0,则g訓ef/4,与0。比较,如s“ref/4,则久2位存仁否则存0……。以此类推,逐次比较得到输出数字So1为了进一步理解逐次比较A/D转换器的工作原理及转换过程。下面用实例加以说明。设图11.10.1电路为8位A/D转换器,输入模拟量ua=6.84V,D/A转换器基准电圧l/REF=10Vo根拥逐次比较D/A转换器的工作原理,可画出在转换过程中CP、启动脉冲、及D/A转换器输出电压心的波

6、形,如图11.10.2所示。山图11.10.2可见,当启动脉冲低电平到来后转换开始,在第一个CP作用下,数据寄存器将0〜Do=10000000送入D/A转换器,其输出电压妒5V,%与5比较,ua>14)存1:第二个CP到来时,寄存器输出厉〜£?0=11000000,%为7.5V,f再与7.5V比较,因/V7.5V,所以Q存0;输入第三个CP时,卩〜*=10100000,u0=6.25V;厶再与%比较,……如此巫复比较下去,经8个时钟周期,转换结束。山图中心的波形可见,在逐次比较过程中,与输出数字量对应的模拟电压%逐渐逼近%

7、值,最后得到A/D转换器转换结果叶*为10101111。该数字量所对应的模拟电压为6.8359375V,与实际输入的模拟电压6.84V的相对误差仅为0.06%。1—iiogsL图11.10.28位逐次比较型A/D转换器波形图4•特点1(1)转换速度:(n+1)Tcp.速度快。(2)调整Vref,可改变其动态范围。5•转换器电路举例常用的集成逐次比较型A/D转换器YfADC0808/0809系列(8位)、AD575(10位)、AD574A(12位)等。例11.10.14位逐次比较型A/D转换器的逻辑电路如图11.10.3所示

8、。图中5移位寄存器可进行并入/并出或串入/串出操作,其F为并行置数端,高电平冇效,S为高位串行输入。数据寄存器山D边沿触发器组成,数字量从Q4〜Q输出,试分析电路的工作原理。ftpD/A转换器DiR1D—D3(MSB)6Oo(LSB)C15FF:Cl5RIDCl<启动耿冲JL启动耿冲」LQQQcQQcp

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。