模拟电子技术采样保持电路-教学文稿.pptx

模拟电子技术采样保持电路-教学文稿.pptx

ID:51766814

大小:682.63 KB

页数:15页

时间:2020-03-05

模拟电子技术采样保持电路-教学文稿.pptx_第1页
模拟电子技术采样保持电路-教学文稿.pptx_第2页
模拟电子技术采样保持电路-教学文稿.pptx_第3页
模拟电子技术采样保持电路-教学文稿.pptx_第4页
模拟电子技术采样保持电路-教学文稿.pptx_第5页
资源描述:

《模拟电子技术采样保持电路-教学文稿.pptx》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、电工电子技术主讲:韩振花项目八:集成运算放大电路采样保持电路明确任务:采样保持电路知识准备:采样保持电路的结构分析、主要指标知识深化:影响采样保持电路的主要因素归纳总结一、明确任务(一)采样保持电路在数字电路、计算机及程序控制的数据采集系统中常常用到采样保持电路。采样保持电路的功能是将快速变化的输入信号按控制信号的周期进行“采样”,使输出准确地跟随输入信号的变化,并能在两次采样的间隔时间内保持上一次采样结束的状态。二、知识准备(一)采样保持电路工作原理采样保持电路能够跟踪或者保持输入模拟信号的电平值。在理想状况下,当处于采样状态时,采样保持电

2、路的输出信号跟随输入信号变化而变化;当处于保持状态时,采样保持电路的输出信号保持为接到保持命令的瞬间的输入信号电平值。一个典型的采样保持电路模型如图1所示。图1采样保持电路二、知识准备(一)采样保持电路工作原理当电路处于采样状态时开关导通,这时电容充电,如果电容值很小,电容可以在很短的时间内完成充放电,这时,输出端输出信号跟随输入信号的变化而变化;当电路处于保持状态时开关断开,这是由于开关断开,以及集成运放的输入端呈高阻状态,电容放电缓慢,由于电容一端接由集成运放构成的信号跟随电路,所以输出信号基本保持为断开瞬间的信号电平值。图1采样保持电路

3、二、知识准备(一)采样保持电路工作原理(1)采样状态:控制开关K闭合,输出跟随输入变化。(2)保持状态:控制开关K断开,由保持电容C维持该电路的输出不变。运算放大器:典型的跟随器接法。输入阻抗:高阻。保持状态(K分)下Ch放电小,保持电压不变。输出阻抗:小。采样保持电路的负载能力大。图1采样保持电路二、知识准备(二)采样脉冲的频率由图2可知,采样脉冲的频率fs(fs=1/Ts)越高,采样越密,采样值越多,采样信号的包络线越接近输入信号的波形.假设输入信号的最高频率为fm,则根据采样定理知:当采样频率fs>2fm时,采样信号可正确反映输入信号。

4、通常对直流或缓变低频信号进行采样时可不用采样保持电路。图2采样脉冲的频率二、知识准备(三)采样保持主要技术指标(1)偏移电压,是指在采样模式下,当输入端电压为零时,输出端的输出电压值。(2)降压速率,是指在保持模式下,输出端的输出电压值随输入时间变化的速率。(3)采样时间,是指当电路由保持状态切换为采样状态时,获取输入信号电压值所需的最大时间(4)孔径延时,是指当电路由采样状态变为保持状态时,电容由充电开始,到电压稳定所经历的时间。孔径延迟是一个十分重要的技术指标,其直接影响着采样的速率和精确度。三、知识深化(一)影响采样保持电路的主要因素一

5、个采样保持电路由输入、输出端口,切换开关以及保持电容等几个部分组成。因此,对其性能的影响也主要体现在以下几个方面:(1)保持电容的容值。采样保持电路的保持电容值要根据实际应用综合考虑。如果容值较小,那么采样过程中电容的充电时间就较短,就能够较好地跟踪变化频率较高的信号,对前面提到的采样状态下的主要技术指标最大变化频率有很好的提高。但是,较小的容值会使电路在保持状态时放电较快,使得保持状态下的降压速率加大,从而影响系统的采样精度。因此,在实际的设计过程中,要结合系统要求,对保持电容的容值进行仿真优化,达到最佳效果。三、知识深化(一)影响采样保持

6、电路的主要因素(2)输入输出端电阻值。输入输出端电阻值对电路性能的影响和保持电容的容值的影响一样,都是基于对电路充放电时间的长短来考虑的。一般情况下,我们希望输入端电阻值越小越好,这样在采样状态下,电容能够较快速地充电;我们也希望输出端所接电阻值越大越好,这样开关断开电路进入保持状态使系统放电较慢,进而降压速率降低,提高系统采样精度。三、知识深化(一)影响采样保持电路的主要因素(3)采样保持状态切换开关。切换开关的性能也对整个电路有着十分重要的影响。切换开关的导通和关断速度直接影响着采样保持电路的精度。如果开关的切换速度较慢,电路就不能在所需

7、的时间切换到采样或者保持状态,进而无法满足系统对所接收的信号进行取样的要求,使采样到的信号失真。另外,切换开关本身也有孔径延时,孔径抖动的问题,这些都对电路性能有一定的影响。三、知识深化(一)影响采样保持电路的主要因素结合上述分析,在设计采样保持电路时,一般在输出端接一个由集成运放构成的信号跟随器。由于运放的输入电阻一般较高,这样电容放电时间较短。在电容的输入端,也可以接集成运放,利用其输出电阻较小的特性,加快充电时间。在切换开关的选取上,尽量选择切换时间短,孔径延迟和孔径抖动都比较小的开关,这样才能保证采样保持电容的性能指标,进而提升系统的

8、采样准确度。对于保持电容的选取,要利用仿真设计软件,对多种容值进行分析设计,达到采样和保持时性能的折中。四、归纳总结采样保持电路这节课主要讲述了采样保持电路的组成、

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。