数电综合练习 数字电子技术.pptx

《数电综合练习 数字电子技术.pptx》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、复习综合练习（一）一、选择题1．电路的输出信号只是该时刻输入信号的函数，与该时刻以前的输入状态无关，这类数字电路称为（）电路。A.时序逻辑B.组合逻辑C.同步逻辑D.异步逻辑2．与函数相等的表达式是（）。A．B．C．D．3．为了使JK触发器的次态为1，JK的取值为（）。A．JK=00B．JK=01C．JK=10D．JK=114．决定某一结论的所有条件中只要有一个成立，则结论就成立，这种因果关系叫作（）。A.与逻辑B.或逻辑C.与非逻辑D.或非逻辑5．用8421BCD码表示两位十进制数，则至少需要（）0、1码。A．5位B．7位C．8位D．6位6、一个16选1

2、的数据选择器，其地址输入端个数为（）。A．1B．2C．4D．57、共阴极数码管显示为“7”，对应的a、b、c、d、e、f、g为（）。10010001B.11010101C.10000111D.000001118、引起组合逻辑电路中竞争与冒险的原因是（）。A.工作速度高B.干扰信号C.电源不稳定D.电路延时9、一个五位的二进制加法计算器，由00000状态开始，问经过169个输入脉冲后，此计数器的状态为（）A.00111B.00101C.01000D.01001二、填空题1．（427.375）D=（）B2．逻辑函数表示方法有、、、和等几种。3．逻辑函数的卡诺图

3、化简法是个相邻的最小项为单位进行化简的。4．74LS138译码器有个输入端和个输出端，若扩展为4—16译码器需块74LS138译码器。5．组成一个十进制计数器至少需要个JK触发器。6、F=AB+CD的对偶函数是。7、若存储器的容量是128×8RAM,该RAM字长位，地址线根。三.函数F（ABCD）=Σ(0，1,5,7，8，11,14)+Σd(3,9,15)，用卡诺图将其化简成最简与或式。8.已知逻辑函数F＝A⊕B，它的与非-与非表达式为，或与非表达式为。9.将2004个“1”异或起来得到的结果是。10.同步RS触发器的特性方程为：Qn+1=，其约束方程为：

4、。11.计数器按增减方式分为、和。四.已知某组合逻辑电路的输入A、B和输出F的波形如图所示。列出其真值表，写出F对A、B的逻辑表达式，用与非门实现该组合逻辑电路，画出最简的逻辑图。五.用与非门设计举重裁判电路，有A、B、C、D四个裁判，A为主裁判，只有当主裁判同意，并有其它一个或一个裁判以上同意，才算通过。六.试分析图示时序逻辑电路，写出驱动方程、状态方程和输出方程。画出当X=l时的状态图。并说明此时该电路的功能。设触发器的初态为00。七、ROM阵列结构如下，请写出各输出端表达式并化简。综合练习二一、填空题1、(10111010)8421BCD表示的是十进

5、制数()10。2、描述逻辑函数的常用方法有，，和。3、三态门的三种输出状态是：，和状态。4、CMOS反相器工作管采用管，负载管采用。5、JK触发器当时钟到来时，如果J=1，K=1，触发器的状态将。6、TTL与非门中，扇出数是反映的指标。平均传输延迟时间的定义是指。7、普通编码器和优先编码器的区别是。8、计数器按计数脉冲输入方式分为和。9、GAL电路的主要由和两大部分组成。10、用VHDL语言描述电路时，基本结构由和两部分组成。二、选择题1、将十进制数13.25转换成二进制数为()（A）1011.01（B）1011.1（C）1101.1（D）1101.012

6、、双向数据总线可以采用（）构成。（A）译码器（B）三态门（C）OC门（D）编码器3、一个60进制计数器的时钟脉冲频率是360kHz，则它的进位输出脉冲频率是（）。（A）6kHz（B）36kHz（C）60kHz（D）360kHz4、电路的稳定的输出信号不仅与该时刻电路的输入信号有关，还与电路过去的状态有关，这类数字电路称为（）电路。（A）时序逻辑（B）组合逻辑（C）同步逻辑（D）异步逻辑5．有n级触发器组成计数器，其最大计数模是（）。（A）n（B）2n（C）n2（D）2n三、计算题与逻辑函数化简1、已知：N1=-1101，N2=-1010，N补=[N1-N2

7、]补，求N补，N，结果用真值表示，要求计算过程。2、用代数化简法化简函数3、将下列逻辑函数用卡诺图法化简为最简与或表达式。四、电路分析与设计1、采用或非门设计组合逻辑电路，实现下列逻辑函数，画出逻辑图。Q1Q2CP11DQC1QQ1CP1AA1JQC11KQCP2＝Q11Q22、根据图中的边沿触发器电路和已知的输入波形A，画出各触发器输出的波形,设Q1、Q2的初始状态都为0。Q1Q2CP11DQC1QQ1CP1AA1JQC11KQCP2＝Q11Q23、用与非门设计一个三变量的多数表决器，表决通过输出1，否则输出0。五、试用图示的3线-8线译码器74LS13

8、8和必要的门电路产生如下多输出逻辑函数，要求（1）写出分析过程；（