快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf

快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf

ID:51700989

大小:1.64 MB

页数:65页

时间:2020-03-15

快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf_第1页
快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf_第2页
快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf_第3页
快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf_第4页
快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf_第5页
资源描述:

《快速时钟拉伸电路设计及其在自适应电压调节系统中的应用.pdf》由会员上传分享,免费在线阅读,更多相关内容在学术论文-天天文库

1、学校代码:10286分类号:TN492密级:公开UDC:621.38学号:151243快速时钟拉伸电路设计及其在自适应电压调节系统中的应用研究生姓名:万亮导师姓名:单伟伟申请学位类别工学硕士学位授予单位东南大学一级学科名称电子科学与技术论文答辩日期2018年5月31日二级学科名称微电子学与固体电子学学位授予日期20年月日答辩委员会主席龚建荣评阅人龚建荣吴建辉2018年6月5日硕士学位论文快速时钟拉伸电路设计及其在自适应电压调节系统中的应用专业名称:微电子学与固体电子学研究生姓名:万亮导师姓名:单伟伟D

2、esignofFastClockStretchingCircuitandItsApplicationinAdaptiveVoltageScalingSystemAThesisSubmittedtoSoutheastUniversityFortheAcademicDegreeofMasterofEngineeringBYWanLiangSupervisedbyShanWeiweiSchoolofElectronicScienceandEngineeringSoutheastUniversityJune2

3、018东南大学学位论文独创性声明本人声明所呈交的学位论文是我个人在导师指导下进行的研究工作及取得的研究成果。尽我所知,除了文中特别加以标注和致谢的地方外,论文中不包含其他人已经发表或撰写过的研究成果,也不包含为获得东南大学或其它教育机构的学位或证书而使用过的材料。与我一同工作的同志对本研究所做的任何贡献均已在论文中作了明确的说明并表示了谢意。研究生签名:日期:东南大学学位论文使用授权声明东南大学、中国科学技术信息研究所、国家图书馆、《中国学术期刊(光盘版)》电子杂志社有限公司、万方数据电子出版社、北京

4、万方数据股份有限公司有权保留本人所送交学位论文的复印件和电子文档,可以采用影印、缩印或其他复制手段保存论文。本人电子文档的内容和纸质论文的内容相一致。除在保密期内的保密论文外,允许论文被查阅和借阅,可以公布(包括以电子信息形式刊登)论文的全部内容或中、英文摘要等部分内容。论文的公布(包括以电子信息形式刊登)授权东南大学研究生院办理。研究生签名:导师签名:日期:摘要摘要近年来,随着集成电路技术的不断发展,人们对于芯片性能和功耗的要求也越来越高。然而在芯片的制造及使用过程中会受到工艺、电压、温度偏差(Pr

5、ocessVoltageTemperatureVariation,PVTVariation)的影响,因此在电路设计中需要预留一定的时序余量,以确保芯片在最差情况仍然能正常工作,从而导致了芯片功耗和性能的浪费。通过使用自适应电压调节技术(AdaptiveVoltageScaling,AVS)可以有效的减少电路时序余量,然而其用来消除时序紧张的分频技术会给电路带来额外的性能损失。而自适应时钟电路设计则是一种对系统频率快速微调的技术,可以以较低代价解决时序紧张问题。本论文完成了快速自适应时钟电路设计,并与A

6、VS技术相结合,构建了一个基于原地直接监控的AVS系统。该方法利用时序监测单元(TransitionDetector,TD)监测关键路径时序情况,根据反馈的时序信息,利用自适应时钟电路对系统时钟快速微调,并对电压进行调节。本文首先对采用的TD进行了介绍分析,然后分别设计了两款自适应时钟电路,其中第二款设计电路是针对第一款设计电路中存在的问题进行完善改进得到的:提出了双延迟线结构电路以满足宽频的工作需求;提出了自适应时钟拉伸/压缩量调节电路,可以根据电路时序情况自动配置合适的时钟拉伸/压缩量。最后搭建自

7、适应调节电路的仿真验证平台,对整体设计进行仿真验证分析。本设计采用SMIC28nm工艺,整个自适应时钟电路面积大小为840.7μm2,工作频率范围为61.3MHz~1.72GHz,具有较小的面积代价和较宽的工作频率范围,能够在当前周期内完成对外界时序紧张信号的响应。仿真结果表明,利用本设计的自适应时钟电路,可以在时序紧张的情况下使系统性能的损失减少在7.2%~10.4%之间,相对于分频/时钟门控技术提升了39.6%~42.1%。对于整体AVS系统设计,其时序监测单元插入率为21.39%,面积开销为7.

8、71%,在整个工作电压范围内能够实现16.17%~68.44%的功耗收益。关键词:自适应时钟,PVT偏差,自适应电压调节,低功耗设计IAbstractAbstractInrecentyears,withthecontinuousdevelopmentofintegratedcircuittechnology,peoplehaveincreasinglyhigherdemandsonchipperformanceandpowerconsumption.Ho

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。