双闭环直流调速系统电路原理.doc

双闭环直流调速系统电路原理.doc

ID:51700785

大小:129.50 KB

页数:7页

时间:2020-03-15

双闭环直流调速系统电路原理.doc_第1页
双闭环直流调速系统电路原理.doc_第2页
双闭环直流调速系统电路原理.doc_第3页
双闭环直流调速系统电路原理.doc_第4页
双闭环直流调速系统电路原理.doc_第5页
资源描述:

《双闭环直流调速系统电路原理.doc》由会员上传分享,免费在线阅读,更多相关内容在工程资料-天天文库

1、双闭环直流调速系统电路原理随着调速系统的不断发展和应用,传统的采用PI调节器的单闭环调速系统既能实现转速的无静差调节,又能较快的动态响应只能满足一般生产机械的调速要求。为了提高生产率,要求尽量缩短起动、制动、反转过渡过程的时间,最好的办法是在过渡过程中始终保持电流(即动态转矩)为允许的最大值,使系统尽最大可能加速起动,达到稳态转速后,又让电流立即降低,进入转矩与负载相平衡的稳态运行。要实现上述要求,其唯一的途径就是采用电流负反馈控制方法,即采用速度、电流双闭环的调速系统来实现。在电流控制回路中设置一个调节器,专门用于调节电流量,从而在调速系统中设置了转

2、速和电流两个调节器,形成转速、电流双闭环调速控制。双闭环调速控制系统中采用了两个调节器,分别调节转速和电流,二者之间实现串级连接。图1-1.1为转速、电流双闭环直流调速系统的原理图。图中两个调节器ASR和ACR分别为转速调节器和电流调节器,二者串级连接,即把转速调节器的输出作为电流调节器的输入,再用电流调节器的输出去控制晶闸管整流器的触发装置。电流环在内,称之为内环;转速环在外,称之为外环。两个调节器输出都带有限幅,ASR的输出限幅什Uim决定了电流调节器ACR的给定电压最大值Uim,对就电机的最大电流;电流调节器ACR输出限幅电压Ucm限制了整流器输

3、出最大电压值,限最小触发角α。1.6.1ADC0809的引脚及其功能ADC0809有28个引脚,其中IN0---IN7接8路模拟量输入。ALE是地址锁存允许,、接基准电源,在精度要求不太高的情况下,供电电源就可以作为基准电源。START是芯片的启动引脚,其上脉冲的下降沿起动一次新的A/D转换。EOC是转换结束信号,可以用于向单片机申请中断或者供单片机查询。OE是输出允许端。CLK是时钟端。DB0---DB7是数字量的输出。ADDA、ADDB、ADDC接地址线用以选定8路输入中的一路,详见下图。ADDCADDBADDA选通输入通道000IN0001IN1

4、010IN2011IN3100IN4101IN5110IN6111IN7图1-6.1ADC0809引脚图及功能表CPU及8个部件的作用功能介绍如下中央处理器CPU:它是单片机的核心,完成运算和控制功能。内部数据存储器:8051芯片中共有256个RAM单元,能作为存储器使用的只是前128个单元,其地址为00H—7FH。通常说的内部数据存储器就是指这前128个单元,简称内部RAM。特殊功能寄存器:是用来对片内各部件进行管理、控制、监视的控制寄存器和状态寄存器,是一个特殊功能的RAM区,位于内部RAM的高128个单元,其地址为80H—FFH。内部程序存储器:

5、8051芯片内部共有4K个单元,用于存储程序、原始数据或表格,简称内部ROM。并行I/O口:8051芯片内部有4个8位的I/O口(P0,P1,P2,P3),以实现数据的并行输入输出。串行口:它是用来实现单片机和其他设备之间的串行数据传送。定时器:8051片内有2个16位的定时器,用来实现定时或者计数功能,并且以其定时或计数结果对计算机进行控制。中断控制系统:该芯片共有5个中断源,即外部中断2个,定时/计数中断2个和串行中断1个。振荡电路:它外接石英晶体和微调电容即可构成8051单片机产生时钟脉冲序列的时钟电路。系统允许的最高晶振频率为12MHz。1.7

6、.38051单片机引脚图1-1.68051单片机引脚图DAC0832是8分辨率的D/A转换集成芯片。与微处理器完全兼容。这个DA芯片以其价格低廉、接口简单、转换控制容易等优点,在单片机应用系统中得到广泛的应用。D/A转换器由8位输入锁存器、8位DAC寄存器、8位D/A转换电路及转换控制电路构成。D0~D7:8位数据输入线,TTL电平,有效时间应大于90ns(否则锁存器的数据会出错);*ILE:数据锁存允许控制信号输入线,高电平有效;*CS:片选信号输入线(选通数据锁存器),低电平有效;*WR1:数据锁存器写选通输入线,负脉冲(脉宽应大于500ns)有效

7、。由ILE、CS、WR1的逻辑组合产生LE1,当LE1为高电平时,数据锁存器状态随输入数据线变换,LE1的负跳变时将输入数据锁存;*XFER:数据传输控制信号输入线,低电平有效,负脉冲(脉宽应大于500ns)有效;*WR2:DAC寄存器选通输入线,负脉冲(脉宽应大于500ns)有效。由WR2、XFER的逻辑组合产生LE2,当LE2为高电平时,DAC寄存器的输出随寄存器的输入而变化,LE2的负跳变时将数据锁存器的内容打入DAC寄存器并开始D/A转换。*IOUT1:电流输出端1,其值随DAC寄存器的内容线性变化;*IOUT2:电流输出端2,其值与IOUT1

8、值之和为一常数;*Rfb:反馈信号输入线,改变Rfb端外接电阻值可调整转换满量程精度;*Vcc

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。