基于ARM的火灾报警控制器设计实施方案.doc

基于ARM的火灾报警控制器设计实施方案.doc

ID:51655872

大小:133.91 KB

页数:14页

时间:2020-03-14

基于ARM的火灾报警控制器设计实施方案.doc_第1页
基于ARM的火灾报警控制器设计实施方案.doc_第2页
基于ARM的火灾报警控制器设计实施方案.doc_第3页
基于ARM的火灾报警控制器设计实施方案.doc_第4页
基于ARM的火灾报警控制器设计实施方案.doc_第5页
资源描述:

《基于ARM的火灾报警控制器设计实施方案.doc》由会员上传分享,免费在线阅读,更多相关内容在应用文档-天天文库

1、基于ARM的火灾报警控制器设计实施方案  基于ARM的火灾报警控制器实用新型的名称基于ARM的火灾报警控制器技术领域本实用新型是一种火灾报警控制器。  背景技术随着经济与技术的高速发展,全国各地建筑越建越高、越建越多,如果没有现代化的自动消防报警设备及早发现火情和及时扑救,火灾蔓延的速度和生命财产的损失都是难于估计的。  在现有的产品中,以8位或16位微处理器为主。  优点是硬件成本低,缺点是难以满足复杂的数据算法,人机界面做的不是很完善,设备的可操作性不好。  控制器与控制器之间多采用主-从网络结构,若主控制器故障时,整个系统都处于瘫痪状态。  控制器不能直接同Inter相连接,只能通过PC

2、机或其它的转接设备,然后再与互连网相连。  发明内容本实用新型的目的在于设计一种性能稳定、功能强大的基于ARM的火灾报警控制器。  为了实现上述目的,本实用新型提供的设计方案是主控板通过IIC通讯总线与回路控制板相连。  电源电路分别与主控板、回路控制板、总线手动控制盘相连。  主控板采用ARM作为嵌入式CPU,最小系统包括CPU、EPROM、SRAM、SDRAM、FlashROM、晶振、复位以及一些外围的电阻、电容等,即最基本的处理、存储芯片以及时钟产生电路,最小系统是整个硬件系统的心脏。  为了下载调试,还有USB从设备接口、RS232串口、JTAG接口。  主控板分别连接键盘板、LED指

3、示灯、TFT掖晶显示屏、触摸屏。  主控板扩展了一个USB口,用于通过USB存储设备与控制器交换数据。  主控板扩展一个以太网接口,把嵌入式火灾报警控制器检测到的火警信息通过Inter传输到“119”火灾报警中心,同时具有远程登陆功能,方便查阅控制器的运行情况,并可进行远程维护。  主控板的IIC总线模块与回路控制板进行通信。  通过CAN总线模块火灾报警控制器之间实现平行网络结构,能把火警信息与其它控制器相连,达到资源共享。  软件采用嵌入式LINUX技术,用户界面仿WINDOWS,人机界面友好,可使用触摸屏操作,方便用户。  系统中存储有实际工程的平面图,火警时可以显示报警楼层的平面图。 

4、 本实用新型的优点是  1、本实用新型采用的是ARM体系的嵌入式硬件和嵌入式LINUX操作系统,嵌入式技术的使用,使火灾报警控制器在实时性、稳定性等方面都有突出的表现。  2.基于ARM火灾报警控制器具有RS  232、USB、RS  485、CAN、以太网等多种接口,通讯功能强大,系统处理速度快,可适合现代大型工程的需要。  3.采用嵌入式LINUX操作系统、嵌入式图形界面(GUI)、嵌入式文件系统,使火灾报警控制器拥有更友好的人机界面,操作简单,维护方便。  系统中可存储实际工程的平面图,火警时可以显示报警楼层的平面图。  4.在嵌入式LINUX操作系统中移植相关的网络软件,使火灾报警控制

5、器很方便的接入以太网络,实现信息对外传输,并可远程登陆火灾报警控制器,查阅控制器的运行情况,进行远程维护。  5.火灾控制器与火灾控制器之间对等网络的结构,能把各种信息与其它的火灾报警控制器相连,达到了真正的资源共享。  6.ARM作为主控板的CPU,回路控制单元采用单片机系统,二者通过内部总线进行通讯。  多CPU系统的采用,各个CPU负责不同的任务,使系统有很高的处理速度和稳定性。  附图说明图1火灾报警控制器整体结构框图图2主控板最小系统框图图3主控板CPU与存储器的电路示意图图4主控板以太网接口电路图图5主控板USB接口电路图图6主控板LED显示模块原理图图7主控板I2C总线模块原理图

6、图8回路控制板结构框图具体实施方式下面结合附图1举例对本发明做更详细地描述(一)主控板  (1)主控板最小系统的概述最小系统包括CPU、EPROM、SRAM、SDRAM、FlashROM、晶振、复位以及一些外围的电阻、电容等,即最基本的处理、存储芯片以及时钟产生电路。  最小系统是整个硬件系统的心脏,该部分的模块图如图2所示。  (2)启动与复位部分主CPUHMS30CXXXX是一个32位的微处理器,在与存储器链接时,可以采用32位模式、16位模式和8位模式,总线位数的选择由主芯片引脚BOOTBIT[1:0](图3.3中的BOOTBIT模块)决定。  系统设计中,FLASH运行在32位模式,S

7、DRAM、SRAM运行在16位模式,EPROM运行在8位模式。  采用不同存储器进行启动,对存储器的地址分配也有所不同,各种启动模式下的片选地址分配情况如表1.1所示。  启动模式EPROM启动FLASH启动SRAM启动片选地址分配情况BOOTBIT[1:0]=10nRCS0EPROMnRCS1FLASHBOOTBIT[1:0]=00nRCS0FLASHnRCS1SRAMBOOTBIT[1:0]=

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。