数字电子技术基础第3版成立电子课件 第 6 章 半导体存储器和可编程逻辑器件.ppt

数字电子技术基础第3版成立电子课件 第 6 章 半导体存储器和可编程逻辑器件.ppt

ID:51632520

大小:3.23 MB

页数:46页

时间:2020-03-26

数字电子技术基础第3版成立电子课件 第 6 章  半导体存储器和可编程逻辑器件.ppt_第1页
数字电子技术基础第3版成立电子课件 第 6 章  半导体存储器和可编程逻辑器件.ppt_第2页
数字电子技术基础第3版成立电子课件 第 6 章  半导体存储器和可编程逻辑器件.ppt_第3页
数字电子技术基础第3版成立电子课件 第 6 章  半导体存储器和可编程逻辑器件.ppt_第4页
数字电子技术基础第3版成立电子课件 第 6 章  半导体存储器和可编程逻辑器件.ppt_第5页
资源描述:

《数字电子技术基础第3版成立电子课件 第 6 章 半导体存储器和可编程逻辑器件.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第6章半导体存储器和可编程逻辑器件6.1半导体存储器6.1.1半导体存储器的特点集成度高、体积小、存储密度大、可靠性高、价格低、外围电路简单和易批量生产。6.1.2半导体存储器的分类1.按照制造工艺分为双极型存储器和MOS存储器双极型存储器具有速度快、功耗大、价格高的特点,主要用于高速应用场合;而MOS存储器具有集成度高、功耗小、价格低的特点,主要用于大容量存储系统。2.按照存取功能分为ROM和RAMROM在正常工作时,只能从中读取数据,而不能写入数据,故属于数据非易失存储器。分为掩模式ROM、可编程ROM、可擦除可编程ROM等几种

2、类型。RAM在正常工作时可以随时向存储单元写入数据,或者从存储单元中读出数据。RAM分成静态随机存储器SRAM和动态随机存储器DRAM。3.按数据输入/输出方式分为串行和并行存储器并行存储器中数据输入/输出采用并行方式,串行存储器中数据输入或输出采用串行方式。6.1.3半导体存储器的主要技术指标1.存储容量该指标是指半导体存储器能够存储二进制数据的多少。2.存取时间存储器连续两次读出(或写入)操作所需的最短时间间隔称为读(或者写)周期。6.2随机存取存储器(RAM)6.2.1RAM的结构1.存储矩阵一个RAM中有许多个结构相同的存储

3、单元,因这些存储单元排列成矩阵形式,故称为存储矩阵。2.地址译码器有字译码器和矩阵译码器两种。在大容量存储器中,通常采用矩阵译码器,分行地址和列地址译码器两部分。图6-1RAM的电路结构例6-1图6-2为1024×1RAM的结构示意图。试说明该RAM的容量及其寻址过程。解:该RAM的二进制地址范围为A9A8A7A6A5A4A3A2A1A0=0000000000~1111111111,行地址A4~A0经过行地址译码器使某一根行线Xi为1,列地址A9~A5经列地址译码器使某一根列线Yj为1。图6-21K×1RAM结构示意图3.片选和读/

4、写控制电路若在RAM的端加低电平,则该RAM就被选中,可以读/写操作,否则该RAM不工作,相当于与存储系统隔离。RAM被选中后,是读是写,由读/写R/来控制。图6-3一种RAM的片选和读/写控制电路6.2.2RAM的存储单元1.静态存储器(SRAM)的存储单元图6-46管CMOS存储单元的电路图2.动态存储器(DRAM)的存储单元以上介绍的6管CMOSSRAM缺点:①不管存储的是1还是0,总有一个管子导通,需要消耗一定的功率;②每个存储单元需要6个MOS管,不利于提高存储器的集成度。图6-54管动态存储单元电路图(1)电路结构(2)

5、工作过程例6-2试分析图6-5所示4管动态存储单元的读/写操作过程。解:(1)当读操作开始时,先在V5、V6管栅极上加预充电脉冲,使V5、V6管导通,位线B和与电源+VDD接通,+VDD将位线分布电容CB和C充电至高电平。当预充电脉冲消失后,位线上的高电平将在短时内得以保持。 当位线处于高电平期间,如果地址译码器输出Xi和Yj同时为1,则门控管V3、V4、V7、V8均导通,此时内部所存数据被读出。例如,设存储单元为0状态,即V1管导通、V2管截止,位线电容CB将通过V3、V1管放电,使位线B变为低电平。同时因V2管截止,故位线仍保持

6、高电平。这样就把存储单元的0状态读到B和上。由于此时V7、V8管也导通,所以位线B和的数据上了数据线D和。(2)当进行写操作时,给定的地址经过译码,Xi、Yj同时为高电平,使V3、V4、V7、V8管导通。输入数据从器件的I/O端通过读/写控制电路加到D、端,然后通过V7、V8传输到位线B和上,再经过V3、V4管将数据写入C1或C2。例如,设写入数据为0,即D=0,=1,当Yj=1时,V7、V8管导通,则位线B=0、=1。此时若Xi=1,则V3、V4管导通,位线的高电平经V4管向C1充电,V1管导通,然后C2通过导通的V1管放电,使V

7、2管截止,因此向存储单元存入0。存入1的过程与存0的过程类似。DRAM的型号较多,常用的有256K×1位的μPD41256,该芯片的存储容量为218。单管存储单元在提高集成度上有优势,成为大容量DRAM的首选存储单元。 当写入1时,字线Xi给出高电平,V管导通,将位线上的数据存入CS中;读出1时,字线Xi为高电平,V管导通,CS经过V管向CB充电。 由于存储器位线上连接的存储单元数目很多,使CB远大于CS,所以位线上读出的电压信号幅度很小,且读出操作过后,因为电荷的损失,所以CS上的电压很低。在DRAM中设有灵敏再生放大器,一方面将

8、读出信号放大,另一方面在每次读出后,及时对读出单元进行刷新操作。图6-6单管NMOS存储单元6.3只读存储器(ROM)分掩模式ROM、可编程ROM(PROM)和可擦除可编程ROM(EPROM)。根据数据擦除、写入方式,又分为紫外线可擦

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。