桑楠全套配套课件嵌入式系统原理及应用开发技术 嵌入式系统及应用——第三章.ppt

《桑楠全套配套课件嵌入式系统原理及应用开发技术 嵌入式系统及应用——第三章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第三章基于ARM的嵌入式系统外围硬件设计核心内容嵌入式处理器系统硬件设计嵌入式存储器系统设计外围通讯接口设计3.1嵌入式处理器系统硬件设计芯片选型原则电源模块设计时钟模块设计复位电路设计一、芯片选型原则ARM微处理器内核的选择系统的工作频率芯片内存储器的容量片内外围电路的选择二、电源模块设计S3C2410X的电源引脚主要有：VDDalive引脚给处理器复位模块和端口寄存器提供1.8V电压；VDDi和VDDiarm为处理器内核提供1.8V电压；VDDi_MPLL为MPLL提供1.8V模拟电源和数字电源；VDDi_UPLL为UPLL提供1.8V模拟电源和数字电源；VDDOP和VDDMOP分别为处理

2、器端口和处理器存储器端口提供3.3V电压；VDDA_ADC为处理器内的ADC系统提供3.3V电压；VDDRTC为时钟电路提供1.8V电压，该电压在系统掉电后仍需维持。三、时钟模块设计时钟管理模块时钟管理模块为各个外围模块提供时钟，在不使用某个单元时关闭其时钟以降低功耗。主时钟来源可以使用外部的晶振或外部时钟。时钟发生器有一个振荡器（振荡放大）连接到外部的晶体上。ARM微处理器内核中有一个可控频率的时钟源PLL把低频振荡器的输出作为自己的输入，产生所需的高频信号。时钟发生模块有一个逻辑电路，用来在复位后或各种模式下产生稳定的时钟频率。其他的时钟均来自核内部的PLL。晶振电路设计S3C2410X的

3、时钟模式OM3OM2S10-5S10-4S10-1时钟模式00ONONONMPLL:晶振UPLL:晶振01ONOFFOFFMPLL:晶振UPLL:时钟10OFFONOFFMPLL:时钟UPLL:晶振11OFFOFFOFFMPLL:时钟UPLL:时钟外部晶振电路四、复位电路设计硬件复位（RESET引脚）Watchdog软件复位系统复位电路3.2嵌入式存储器系统设计Flash接口电路设计SDRAM接口电路设计NORFlash接口电路设计SST39LV160是一款常见的NORFlash存储器:单片存储容量为16M位工作电压为2.7V~3.6V采用TSOP-48或TFBGA-48封装16位数据宽度仅需

4、3.3V电压即可完成在系统的编程与擦除操作。引脚类型描述A[19:0]I地址总线。在字节模式下，DQ[15]/A[-1]用作21位字节地址的最低位。DQ[15]/A[-1]I/O数据总线。在读写操作时提供8位或16位的数据宽度。在字节模式下，DQ[15]/A[-1]用作21位字节地址的最低位，而DQ[14:8]处于高阻状态。DQ[14:0]三态BYTE#I模式选择。低电平选择字节模式，高电平选择字模式CE#I片选信号，低电平有效。在对SST39LV160进行读写操作时，该引脚必须为低电平，当为高电平时，芯片处于高阻旁路状态OE#I输出使能，低电平有效。在读操作时有效，写操作时无效。WE#I写使

5、能，低电平有效。在对SST39LV160进行编程和擦除操作时，控制相应的写命令。RESET#I硬件复位，低电平有效。对SST39LV160进行硬件复位。当复位时，SST39LV160立即终止正在进行的操作。RY/BY#O就绪/忙状态指示。用于指示写或擦除操作是否完成。当SST39LV160正在进行编程或擦除操作时，该引脚位低电平，操作完成时为高电平，此时可读取内部的数据。VCC--3.3V电源VSS--接地NANDFlash接口电路设计以K9F1208为例:存储容量为64M字节数据总线宽度为8位工作电压为2.7V~3.6V采用TSOP48封装仅需要3.3V电压便可完成在系统的编程与擦除操作引脚

6、描述I/O[7：0]数据输入输出、控制命令和地址的输入CLE命令锁存信号ALE地址锁存信号CE#芯片使能信号RE#读有效信号WE#写有效信号WP#写保护信号R/nB就绪/忙标志信号VCC2.7V~3.3V电源VSS接地SDRAM接口电路设计存储容量为4组×16M位（8M字节）工作电压为3.3V常见封装为54脚TSOP兼容LVTTL接口支持自动刷新和自刷新16位数据宽度以HY57V641620为例引脚名称描述CLK时钟芯片时钟输入。CKE时钟使能片内时钟信号控制。/CS片选禁止或使能除CLK、CKE和DQM外的所有输入信号。BA0，BA1组地址选择用于片内4个组的选择。A12～A0地址总线行地址

7、：A12～A0，列地址：A8～A0。/RAS行地址锁存时钟沿和/RAS有效时锁存行地址，允许行的访问和改写/CAS列地址锁存时钟沿和/CAS有效时锁存列地址，允许列的访问/WE写使能使能写信号和允许列改写，/WE和/CAS有效时开始锁存数据LDQ，UDQM数据I/O屏蔽在读模式下控制输出缓冲；在写模式下屏蔽输入数据DQ15～DQ0数据总线数据输入输出引脚VDD/VSS电源/地内部电路及输入缓冲电源