微机原理第2章-1课件.ppt

微机原理第2章-1课件.ppt

ID:51591863

大小:984.50 KB

页数:39页

时间:2020-03-24

微机原理第2章-1课件.ppt_第1页
微机原理第2章-1课件.ppt_第2页
微机原理第2章-1课件.ppt_第3页
微机原理第2章-1课件.ppt_第4页
微机原理第2章-1课件.ppt_第5页
资源描述:

《微机原理第2章-1课件.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、知识点回顾CPU、主机、微型计算机系统补码、BCD码存储器总线1复习题已知内存单元中的数据为0FFD9H,求其真值,结果要求用十进制数表示2本次课程内容熟悉8086的编程结构,寄存器组;熟悉8086标志寄存器各个标志的含义;掌握物理地址、逻辑地址、偏移地址、有效地址、段地址之间的关系与计算熟悉堆栈:一个特殊的内存空间熟悉8086的两种工作模式了解8086常用引脚熟悉时钟周期、机器周期、指令周期的关系3图2.18086的编程结构20位地址加法器有什么作用4物理地址的形成在8086/8088系统中,每个存储单元都有物理地址和逻辑地址

2、两种地址表示。物理地址:20位,范围为00000H~FFFFFH。逻辑地址:段基值+偏移量存放在某一个段寄存器中,是一个逻辑段的起始单元地址的高16位。某个存储单元与它所在段的段基址之间的字节距离。表示方法:段基值:偏移量例如,3267H:00A0H8086的程序访问结构5例题:将逻辑地址0915H:003AH转换为物理地址。左移4位61.总线接口部件①4个段地址寄存器,CS16位的代码段寄存器DS16位的数据段寄存器ES16位的附加段寄存器SS16位的堆栈段寄存器②16位的指令指针寄存器IP③20位的地址加法器④6字节的指令队

3、列缓冲器7图2.18CS、DS、SS和其他寄存器组合指向存储单元的示意图82.执行部件4个通用寄存器,即AX、BX、CX、DX4个专用寄存器,即BP、SP、SI、DI标志寄存器算术逻辑部件9标志寄存器1514131211109876543210OFDFIFTFSFZFAFPFCF1010001101001101100011001000011001+0110011010101001运算结果最高位为1∴SF=1;第三位向第四位有进位∴AF=1;次高位向最高位有进位,最高位向前没有进位,∴OF=10=1最高位没有进位∴CF=0;低8

4、位中1的个数为偶数个∴PF=1;运算结果本身≠0∴ZF=0;标志位举例11110001101001101100011001000011001-0010110010001100运算结果最高位为0∴SF=0;第三位向第四位没有借位∴AF=0;次高位向最高位没有借位,最高位向前没有借位,∴OF=00=0最高位没有借位∴CF=0;低8位中1的个数为奇数个∴PF=0;运算结果本身≠0∴ZF=0;标志位举例212时钟周期(ClockCycle)8086CPU必须在时钟信号CLK控制下工作,一个时钟脉冲的时间长度称为一个时钟周期,时钟信号的

5、周期也称为状态周期T,它是微处理器的的基本时间计量单位,由计算机主频决定。例:8086主频为10MHZ,一个时钟周期就是100ns。问题:p4主频为4GHZ,一个时钟周期为多少s。时钟周期、总线周期和指令周期13总线周期(BusCycle)8086CPU通过总线与外部交换信息,一次信息交换所耗用的时间称为一个总线周期,也称机器周期(MachineCycle)。时钟周期(ClockCycle)时钟周期、总线周期和指令周期14指令周期(InstructionCycle)8086CPU执行一条指令所需要的时间称为指令周期一个指令周期由

6、一个或若干个总线周期组成,不同指令的指令周期不等长,最短为一个总线周期,长的指令周期,如乘法指令周期,长达124个时钟周期。总线周期(BusCycle)时钟周期(ClockCycle)时钟周期、总线周期和指令周期153.8086的最基本总线周期4个时钟周期T1状态T2状态T3状态T4状态Tw状态16图2.2典型的8086总线周期序列什么信号决定了是否插入Tw状态17芯片与其他部件的联系全靠在引脚上传送信息,这些信息可能自芯片向外输出,也可能从外部输入到芯片,还可能是双向的。指控制引脚使用有效时的逻辑电平。低电平有效的引脚名字上面

7、加有一条横线,引脚名字上无横线者为高电平有效。另有一些引脚高、低电平均有效,分别表示不同的状态或数值。还有些引脚信号为边沿有效。8086的引脚信号及工作模式芯片引脚特性描述信号引脚功能信号的有效电平信号流向引脚复用三态能力引脚信号的定义一个引脚具有两种或两种以上的功能,可以减少引脚的数量。“三态”能力是指有些引脚除了能正常输出或输入高、低电平外,还能输出高阻状态。当它输出高阻状态时,表示芯片实际上已放弃了对该引脚的控制,使之“浮空”。这样,与总线相连接的其它设备就可以获得对总线的控制权,系统转为接受总线的设备控制下工作。1840

8、条引脚,双列直插式封装采用分时复用地址/数据总线两种模式:最大模式、最小模式最大模式:两个或多个微处理器(多微处理器模式),一个主处理器为8086CPU,另外的处理器可以是浮点数协助处理器8087或I/O处理器8089。最小模式:只有8086CPU一个微处理器(

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。