智能密码锁系统总体设计和主要芯片的介绍.doc

《智能密码锁系统总体设计和主要芯片的介绍.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第三章系统总体设计和主要芯片介绍3.1系统总体设计本设计主要由单片机、矩阵键盘、液晶显示器和密码存储等部分组成。其中矩阵键盘用于输入数字密码和进行各种功能的实现。由用户通过连接单片机的矩阵键盘输入密码，后经过单片机对用户输入的密码与自己保存的密码进行对比，从而判断密码是否正确，然后控制引脚的高低电平传到开锁电路或者报警电路控制开锁还是报警，实际使用时只要将单片机的负载由继电器换成电子密码锁的电磁铁吸合线圈即可。系统整体框图如图3-1所示。显示模块键盘输入模块AT89S52报警电路复位电路开锁电路密码存储模块图3-1系统结构框图各模块功能如下：1．键盘输入模块：分为密码输入按键与几

2、个功能按键，用于完成密码锁输入功能。2．显示模块：用于完成对系统状态显示及操作提示功能。3．复位电路：完成系统的复位。4．报警电路：用于完成输错密码时候的警报功能。5．密码存储模块：用于完成掉电存储功能，使修改的密码断电后仍能保存。6．开锁电路：应用继电器及发光二极管模拟开锁，完成开锁及开锁提示。...3.2主要芯片介绍3.2.1AT89S52AT89S52单片机是一个低功耗，高性能CMOS8位单片机，片内含8KBytesISP(In-systemprogrammable)的可反复擦写1000次的Flash只读程序存储器，器件采用ATMEL公司的高密度、非易失性存储技术制造，兼容

3、标准MCS-51指令系统及80C51引脚结构，芯片内集成了通用8位中央处理器和ISPFlash存储单元，功能强大的微型计算机的AT89S52可为许多嵌入式控制应用系统提供高性价比的解决方案[10]。AT89S52具有以下标准功能：8k字节Flash，256字节RAM，32位I/O口线，看门狗定时器，2个数据指针，三个16位定时器/计数器，一个6向量2级中断结构，全双工串行口，片内晶振及时钟电路。另外，AT89S52可降至0Hz静态逻辑操作，支持2种软件可选择节电模式。空闲模式下，CPU停止工作，允许RAM、定时器/计数器、串口、中断继续工作。掉电保护方式下，RAM内容被保存，振荡

4、器被冻结，单片机一切工作停止，直到下一个中断或硬件复位为止。AT89S52的管脚分布如图3-2所示。图3-2AT89S52芯片管脚P0口为一个8位漏级开路双向I/O口，每脚可吸收8TTL门电流。当P1口的管脚第一次写1时，被定义为高阻输入。P0能够用于外部程序数据存储器，它可以被定义为数据/地址的第八位。...P1口是一个内部提供上拉电阻的8位双向I/O口，P1口缓冲器能接收输出4TTL门电流。P1口管脚写入1后，被内部上拉为高，可用作输入，P1口被外部下拉为低电平时，将输出电流，这是由于内部上拉的缘故。P2口为一个内部上拉电阻的8位双向I/O口，P2口缓冲器可接收，输出4个TT

5、L门电流，当P2口被写“1”时，其管脚被内部上拉电阻拉高，且作为输入。并因此作为输入时，P2口的管脚被外部拉低，将输出电流。这是由于内部上拉的缘故。P2口当用于外部程序存储器或16位地址外部数据存储器进行存取时，P2口输出地址的高八位。在给出地址“1”时，它利用内部上拉优势，当对外部八位地址数据存储器进行读写时，P2口输出其特殊功能寄存器的内容。P3口作为AT89S52的一些特殊功能管脚备选功能，P3.0RXD（串行输入口）P3.1TXD（串行输出口）P3.2/INT0（外部中断0）P3.3/INT1（外部中断1）P3.4T0（记时器0外部输入）P3.5T1（记时器1外部输入）P

6、3.6/WR（外部数据存储器写选通）P3.7/RD（外部数据存储器读选通）AT89S52主要特性如表3-1所示。表3-1AT89S52主要特性兼容MCS-51指令系统8k可反复擦写(>1000次）ISPFlashROM32个双向I/O口4.5-5.5V工作电压3个16位可编程定时/计数器时钟频率0-33MHz全双工UART串行中断口线256x8bit内部RAM2个外部中断源低功耗空闲和省电模式中断唤醒省电模式3级加密位看门狗（WDT）电路软件设置空闲和省电功能灵活的ISP字节和分页编程双数据寄存器指针...3.2.2存储芯片AT24C02AT24C02是美国Atmel公司的低功耗

7、CMOS型E²PROM，内含256×8位存储空间，具有工作电压宽(2.5～5.5V)、擦写次数多(大于10000次)、写入速度快(小于10ms)、抗干扰能力强、数据不易丢失、体积小等特点。而且他是采用了I²C总线式进行数据读写的串行器件，占用很少的资源和I/O线，并且支持在线编程，进行数据实时的存取十分方便。AT24C02中带有的片内地址寄存器。每写入或读出一个数据字节后，该地址寄存器自动加1，以实现对下一个存储单元的读写。所有字节均以单一操作方式读取。为降低总的写入时间，一次操