微机原理-3微处理器.ppt

微机原理-3微处理器.ppt

ID:51497121

大小:1.48 MB

页数:39页

时间:2020-03-25

微机原理-3微处理器.ppt_第1页
微机原理-3微处理器.ppt_第2页
微机原理-3微处理器.ppt_第3页
微机原理-3微处理器.ppt_第4页
微机原理-3微处理器.ppt_第5页
资源描述:

《微机原理-3微处理器.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第2章微处理器结构和总线操作时序2.18086CPU的编程结构2.28086CPU的工作模式和引脚功能2.38086的存储器组织2.48086的总线操作和时序2.18086CPU的编程结构2.1.18086CPU的功能结构2.1.28086CPU的寄存器2.1.38086CPU的总线周期返回首页2.1.18086CPU的功能结构Intel8086CPU的功能结构如右图所示。8086CPU的内部结构从功能上来说可以分为两大部分:总线接口单元BIU(BusInterfaceUnit)和执行单元EU(ExecutionUnit)。2.1.18086CPU的功能结构

2、1.总线接口单元BIU(BusInterfaceUnit)总线接口单元的组成:(1)4个段地址寄存器;CS——16位的代码段寄存器;DS——16位的数据段寄存器;ES——16位的扩展段寄存器;SS——16位的堆栈段寄存器;(2)16位的指令指针寄存器IP;(3)20位的地址加法器;(4)6字节的指令流队列。总线接口单元的功能:负责CPU与外部存储器或I/O系统之间的信息交换(取指令、存取操作数及结果)。2.1.18086CPU的功能结构2.执行单元EU(ExecutionUnit)执行单元的组成:(1)8个通用寄存器,即AX、BX、CX、DX、SP、BP、S

3、I、DI;(2)标志寄存器FR;(3)算术逻辑单元ALU;(4)EU控制器。执行单元的功能:负责指令的执行。2.1.18086CPU的功能结构3.流水线(Pipeline)结构BIU和EU两者的动作管理遵循如下原则:每当8086的指令队列中有2个空字节,BIU就会自动把指令取到指令队列中。而同时EU从指令队列取出一条指令,并用几个时钟周期去分析、执行指令。当指令队列已满,而且EU对BIU又无总线访问请求时,BIU便进入空闲状态。在执行转移、调用和返回指令时,指令队列中的原有内容被自动清除。返回本节2.1.28086CPU的寄存器8086CPU寄存器分组情况如

4、右图所示:2.1.28086CPU的寄存器1.通用寄存器(1)数据寄存器数据寄存器共有4个寄存器AX、BX、CX、DX,用来保存操作数或运算结果等信息。AX寄存器称为累加器。使用频度最高,用于算术、逻辑运算以及与外设传送信息等。BX寄存器称为基址寄存器。常用于存放存储器地址。CX寄存器称为计数器。一般作为循环或串操作等指令中的隐含计数器。DX寄存器称为数据寄存器。常用来存放双字数据的高16位,或存放外设端口地址。2.1.28086CPU的寄存器(2)变址和指针寄存器变址和指针寄存器包括SI、DI、SP、BP4个16位寄存器,主要用于存放某个存储单元的偏移地址

5、。SI是源变址寄存器,DI是目的变址寄存器,在字符串操作中,SI和DI都具有自动增量或减量的功能。SP为堆栈指针寄存器,用于存放当前堆栈段中栈顶的偏移地址;BP为基址指针寄存器,用于存放堆栈段中某一存储单元的偏移地址。2.1.28086CPU的寄存器2.段寄存器8086CPU的4个16位的段寄存器分别称为代码段寄存器CS,数据段寄存器DS,堆栈段寄存器SS,附加数据段寄存器ES。段寄存器用来确定该段在内存中的起始地址。代码段用来存放程序的指令序列。CS存放代码段的段首址,指令指针寄存器IP指示代码段中指令的偏移地址。2.1.28086CPU的寄存器3.指令指

6、针8086CPU中的指令指针IP,它总是保存下一次将要从主存中取出指令的偏移地址,偏移地址的值为该指令到所在段段首址的字节距离。在目标程序运行时,IP的内容由微处理器硬件自动设置,程序不能直接访问IP,但一些指令却可改变IP的值,如转移指令、子程序调用指令等。2.1.28086CPU的寄存器4.标志寄存器8086CPU中有一个很重要的16位标志寄存器,它包含9个标志位,主要用于保存一条指令执行后,CPU所处状态信息及运算结果的特征。(1)状态标志CF、PF、AF、ZF、SF、OF(2)控制标志DF、IF、TF返回本节2.1.38086CPU的总线周期指令周期

7、(InstructionCycle):执行一条指令所需要的时间。总线周期(BusCycle):通过BIU完成的对外界的一次总线操作,称为一个总线周期。时钟周期(ClockCycle):每个总线周期包含若干个T状态(Tstate),每个T状态就是时钟周期。8086的一个总线周期至少由4个时钟周期组成,分别用T1,T2,T3,T4表示,称做8086的基本总线周期。此外,还有等待时钟周期Tw和空闲时钟周期TI状态。Tw状态:快速CPU对慢速存储器或I/O设备的一种等待。TI状态:总线接口单元BIU对执行单元EU的一种等待。2.1.38086CPU的总线周期返回本节

8、2.28086CPU的工作模式和引脚功能2.2.18

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。