微机原理与接口技术》期末复习.ppt

微机原理与接口技术》期末复习.ppt

ID:51495014

大小:199.50 KB

页数:60页

时间:2020-03-24

微机原理与接口技术》期末复习.ppt_第1页
微机原理与接口技术》期末复习.ppt_第2页
微机原理与接口技术》期末复习.ppt_第3页
微机原理与接口技术》期末复习.ppt_第4页
微机原理与接口技术》期末复习.ppt_第5页
资源描述:

《微机原理与接口技术》期末复习.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、《微机原理与接口技术》2004级期末复习《微机原理与接口技术》上第一章     微处理机概论第二章MCS-51硬件结构第三章MCS-51指令系统第四章     汇编语言程序设计第五章MCS-51的存储器《微机原理与接口技术》下第六章输入输出与中断第七章MCS-51的定时器第八章并行接口技术第九章串行接口技术第十章人-机接口技术第十一章模拟接口技术第一章     微处理机概论(1)一、数制二进制、十进制、十六进制二、数码⑴定点数的原码、反码、补码(无符号数、有符号数、正数、负数)⑵ASCII码⑶BCD码(压缩BCD码、

2、非压缩BCD码)⑷七段显示码(字形码、字位码)⑸指令机器码(操作码、地址码)第一章     微处理机概论(2)三、基本概念微处理机、微型计算机、微型计算机系统、单片机四、计算机工作过程取指令→译码指令→执行指令第二章MCS-51硬件结构(1)一、CPU结构运算器:8位ALU、布尔处理器控制器:PC、取指令、译码、指令执行寄存器:工作寄存器、位寻址区、通用SFR区:特殊寄存器(A、B、PSW、SP、DPTR)、I/O接口寄存器(P0-P3、T0、T1、串行口、电源控制、中断控制)第二章MCS-51硬件结构(2)二、存储

3、器组织存储器结构组织:普林斯顿结构、哈佛结构物理空间:四个物理空间片内程序存储器、片外程序存储器、片内数据存储器、片外数据存储器逻辑空间:三个逻辑空间片内外统一的程序存储器区、片内数据存储器区、片外数据存储器区第二章MCS-51硬件结构(3)三、堆栈堆栈形式:硬件堆栈、软件堆栈(满顶、空顶、向上生成、向下生成)MCS-51堆栈:堆栈指针为7位的满顶法向上生成软件使用特点:数据后进先出第三章MCS-51指令系统(1)一、指令支持的操作数位:存储单元中的某一个二进制位;字节:8位无符号数,表达范围为0~255;短整数:8

4、位有符号数,表达范围为-128~+127;字:16位无符号数,表达范围为0~65535(仅支持乘法的操作结果及地址)第三章MCS-51指令系统(2)二、指令支持的寻址方式七种寻址方式的操作与源数据支持区域位寻址:位寻址区立即寻址:ROM区直接寻址:片内RAM低128B及SFR部分单元寄存器寻址:片内RAM低128B及SFR寄存器间接寻址:片内RAM及片外RAM区变址寻址:ROM区相对寻址:ROM区第三章MCS-51指令系统(3)三、五大类指令指令助记符、寻址方式、操作过程、操作结果、操作时间数据传送类指令:MOVA,

5、DPL算术运算类指令:ADDA,R2逻辑操作类指令:ORA,#04H程序控制类指令:SJMP$布尔操作类指令:SETBP1.0第四章     汇编语言程序设计(1)一、程序设计语言机器语言、汇编语言、高级语言二、汇编语言源语句四要素的内容及其规定标号段操作码段操作数段注释段第四章     汇编语言程序设计(2)三、汇编语言伪指令常用伪指令ORG、EQU、DB、DW、DS、bit、END等四、汇编语言程序设计方法三种基本模块和子程序结构顺序结构模块条件结构模块循环结构模块子程序第五章MCS-51的存储器(1)一、存储器

6、的分类内存:主存储器,通过三总线寻址外存:辅存储器,通过I/O方式寻址RAM:随机存取存储器ROM:只读存储器第五章MCS-51的存储器(2)二、存储器的寻址总线寻址、I/O寻址、三总线、译码方法、译码器件数据总线:双向,DB,地址总线:单向,AB,控制总线:定向,CB,全译码、线性译码、特殊译码74LS138、74LS139、74LS32、74LS08第五章MCS-51的存储器(3)三、存储器的扩展程序存储器的扩展8031构成系统时,扩展2764数据存储器的扩展扩展8K的RAM芯片6264第六章输入输出与中断(1)

7、一、微型计算机的构成形式CPU存储器I/O接口I/O接口输入设备输出设备数据图表控制程序数据采样主机第六章输入输出与中断(2)二、MCS-51最小系统P2。4P2。3P2。2P2。1P2。0P0。7P0。0ALEPSENEA74LS373A12A8A7A4A3A0D7D4D3D0OECS80312764复位晶振IN7Q7IN6Q6IN5Q5IN4Q4IN3Q3IN2Q2IN1Q1IN0Q0GOE8031P2.4P2.0P0.7P0.6P0.5P0.4RSTP0.3P0.2P0.1P0.0ALEXTAL1RDXTAL2

8、WREAPSENA12A8A7A6A5A4A3A2A1A0D7D0OEWECE2CE1626474LS138的Y3至2764的OE+5V+5V第六章输入输出与中断(3)三、MCS-51的三总线结构1、地址总线:AB特点:单向16位⑴P0口与地址、数据总线分时复用概念;⑵透明型8D锁存器与ALE下降沿配合低8位地址分离概念;2、数据总线:DB特点

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。