微机原理及其应用_第3章.ppt

微机原理及其应用_第3章.ppt

ID:51495011

大小:988.00 KB

页数:81页

时间:2020-03-24

微机原理及其应用_第3章.ppt_第1页
微机原理及其应用_第3章.ppt_第2页
微机原理及其应用_第3章.ppt_第3页
微机原理及其应用_第3章.ppt_第4页
微机原理及其应用_第3章.ppt_第5页
资源描述:

《微机原理及其应用_第3章.ppt》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、第3章半导体存储器存储器概述半导体存储器存储器与CPU的连接存储器的工作原理本章内容了解存储器的工作原理和外部特性掌握微机中存储系统的结构学会利用现有的存储器芯片构成所需内存系统。学习目的3.1概述存储器是计算机系统中具有记忆功能的部件,它是由大量的记忆单元(或称基本的存储电路)组成的,用来存放用二进制数表示的程序和数据。计算机中的存储器由两部分组成,一类是位于“主机”内部的存储器,简称“主存”,这类存储器的主要特征是CPU可以按地址直接访问其中的任何一个单元;现代计算机在“主存”和CPU之间增设了容量小、速度快的“高速缓冲存储器”(

2、Cache)。在这样的系统中,Cache和“主存”构成“内存”。在没有Cache的系统中,“主存”也称作“内存”。CPU运行时连续地从内存中取出程序中的指令并加以执行,程序执行过程中的数据也可利用存储器保存起来。计算机每完成一条指令,至少有一次要访问内存。计算机中的另一类存储器是辅助存储器,也称为外部存储器,简称“辅存”或“外存”。外存目前主要采用磁表面存储和光存储器件,例如常见的磁带、磁盘、光盘存储器。它们通过专用接口电路与计算机“主机”相连接,相当于一台外部设备。辅存的重要特征是CPU只能以“块”为单位访问这类存储器,在电源关闭后,辅存

3、中的信息仍然可以长期保存。实际上存储系统是快慢搭配,具有层次结构的,如下图所示。速度快容量小速度慢容量大寄存器内部Cache外部Cache主存储器辅助存储器大容量辅助存储器微机存储系统的层次结构CPU衡量存储器的指标主要有三个:容量、速度和价格/位一般来说,速度高的存储器,价格/位也高,因此容量不会太大。相对而言,内存容量小、速度快,外存容量很大、速度慢,如:CD光盘可达650MB(1MB=1024KB)DVD光盘达4.7GB(1GB=1024MB)硬盘已达几百GB至几TB(1TB=1024GB)3.1.1半导体存储器的分类按器件制造原理分

4、,有双极型存储器和MOS型存储器;按存取方式来分,有随机存取存储器RAM(RandomAccessMemory)和只读存储器ROM(ReadOnlyMemory)按存储原理来分,有静态存储器RAM(Static-RAM)和动态存储器DRAM(Dynamic-RAM)。近年来出现了新型的闪速存储器(FlashMemory),它既具有RAM易读易写、体积小、集成度高、速度快等优点,又有ROM断电后信息不丢失等优点,是一种很有前途的半导体存储器。半导体存储器静态随机SRAM动态随机DRAM一次性编程PROM可擦除EPROM紫外光擦除UREPROM

5、电擦除EEPROM读写存储器RAM只读存储器ROM双极型MOS掩膜ROM可编程ROM图3.1半导体存储器分类3.1.2半导体存储器的组成半导体存储器由地址寄存器,译码电路、存储体、读/写控制电路、数据寄存器、控制逻辑等6个部分组成。AB地址寄存器地址译码器存储体读写驱动器数据寄存器DB……控制逻辑启动片选读/写图3.2存储器的基本组成1.存储体存储体用来存储二进制信息。它包含多个存储单元,一个存储单元称为一个字。每个存储单元具有一个惟一的地址、可存一位或多位二进制数据。芯片容量可以表示为:芯片的存储单元的个数×每个存储单元的位数若用芯片地址

6、线的条数p和数据线的条数q表示芯片容量,则为:2P×q。例如:Intel2114,有10条地址线和4条数据线,容量为:1K×4位或4K位(即210×4);Intel6264,有13条地址线和8条数据线,容量为:8K×8位或64K位(即213×8)。2.译码驱动电路该电路实际上包含译码器和驱动器两部分。地址译码器的功能是:根据输入的地址编码,选中芯片内某个特定的存储单元。地址译码可采用单译码结构(线性排列)或双译码结构(矩阵形式排列)。采用双译码结构简化了芯片的设计。(1)单译码方式单译码方式是一个“N中取1”的译码器,如图3.3所示。译码器

7、输出驱动N根字线中的一根,每根字线由M位组成。若某根字线被选中,则对应此线上的M位信号便同时被读出或写入,经输出缓冲放大器输出或输入一个M位的字。Ap-1Ap-2A1A0N取1译码器基本存储电路p个输入M位 位 线D0D1DM-1N根字线N=2p个地址W0W1…………选中的字线输出M位Wn-1输 出 缓 冲 放 大 器图3.3单译码寻址示意图(2)双译码方式双译码方式采用的是两级译码电路。当字选择线的根数N很大时,N=2p中的p必然也大,这时可将p分成两部分,如:N=2p=2q+r=2q×2r=X×Y这样便将对N的译码分别由X译码和Y译码两

8、部分完成。A0A1A2A3A4X0X31...W0,0W31,0W0,31W31,31Y0Y31基本存储电路R/W控制Y(列)地址译码及I/O控制数据输入数据输出A5A6A7A8

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。