数字电子技术基础习题册答案7-11.doc

《数字电子技术基础习题册答案7-11.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、第7章时序逻辑电路【7-1】已知时序逻辑电路如图7.1所示，假设触发器的初始状态均为0。(1)写出电路的状态方程和输出方程。(2)分别列出X=0和X=1两种情况下的状态转换表，说明其逻辑功能。(3)画出X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形。图7.1解：1．电路的状态方程和输出方程2．分别列出X=0和X=1两种情况下的状态转换表，见题表7.1所示。逻辑功能为当X=0时，为2位二进制减法计数器；当X=1时，为3进制减法计数器。3．X=1时，在CP脉冲作用下的Q1、Q2和输出Z的波形如图7.1(b)所示。题表

2、7.1X=0X=1Q2Q1Q2Q1000011101001010000图7.1(b)【7-2】电路如图7.2所示，假设初始状态QaQbQc=000。(1)写出驱动方程、列出状态转换表、画出完整的状态转换图。(2)试分析该电路构成的是几进制的计数器。图7.225解：1．写出驱动方程2．写出状态方程3．列出状态转换表见题表7.2，状态转换图如图7.2(b)所示。4．由FFa、FFb和FFc构成的是六进制的计数器。【7-3】在二进制异步计数器中，请将正确的进位端或借位端（Q或）填入下表触发方式计数器类型加法计数器减法计数器上

3、升沿触发由（）端引出进位由（）端引出借位下降沿触发由（）端引出进位由（）端引出借位解：题表7-3【7-4】电路如图7.4(a)所示，假设初始状态Q2Q1Q0=000。1.试分析由FF1和FF0构成的是几进制计数器；2.说明整个电路为几进制计数器。列出状态转换表，画出完整的状态转换图和CP作用下的波形图。25(a)(b)图7.4解：1、由FF1和FF0构成的是三进制加法计数器（过程从略）2、整个电路为六进制计数器。状态转换表（略），完整的状态转换图和CP作用下的波形图如下图。【7-5】某移位寄存器型计数器的状态转换表如表

4、7.5所示。请在图7.5中完成该计数器的逻辑图，可以增加必要的门电路。要求：写出求解步骤、画出完整的状态转换图。（Q3为高位）表7.6图7.5解：(1)根据状态转换表画次态卡诺图，求出状态方程。25；；；(1)由状态方程写驱动方程。；；；(2)验证自启动，画完整状态转换图。电路可自启动。(3)电路图如下图。25【7-6】在图7.6(a)所示电路中，由D触发器构成的六位移位寄存器输出Q6Q5Q4Q3Q2Q1的初态为010100，触发器FF的初态为0，串行输入端DSR=0。请在图7.6(b)中画出A、Q及B的波形。(a)(

5、b)图7.6解：波形图如图7.6(b)所示。图7.6(b)【7-7】分析图7.7所示电路，说明它们是多少进制计数器？(a)(b)图7.7解：图(a)，状态转换顺序[QDQCQBQA]=0®1®2®3®4®5®6®0，是7进制计数器；图(b)，[QDQCQBQA]=6®7®8®9®10®11®12®13®14®15®6，是10进制计数器；【7-8】分析图7.8所示电路的工作过程1.画出对应CP的输出QaQdQcQb的波形和状态转换图（采用二进制码的形式、Qa为高位）。2.按QaQdQcQb顺序电路给出的是什么编码？253

6、.按QdQcQbQa顺序电路给出的编码又是什么样的？图7.8解：1状态转换图为2按QaQdQcQb顺序电路给出的是5421码。3.按QdQcQbQa顺序电路给出的编码如下0000→0010→0100→0110→1000→0001→0011→0101→0111→1001→0000【7-10】试用2片4位二进制计数器74LS160采用清零法和置数法分别实现31进制加法计数器。解：答案略。【7-9】图7.9为由集成异步计数器74LS90、74LS93构成的电路，试分别说明它们是多少进制的计数器。(a)(b)25(c)图7.9

7、解：图(a)，状态转换顺序[QDQCQB]=0®1®2®0，是3进制计数器；图(b)，状态转换顺序[QDQCQB]=0®1®2®3®0，是4进制计数器；图(c)，是37进制计数器。【7-11】图7.12所示为一个可变进制计数器。其中74LS138为3线/8线译码器，当S1=1且时，进行译码操作，即当A2A1A0从000到111变化时，依次被选中而输出低电平。74LS153为四选一数据选择器。试问当MN为各种不同取值时，可组成几种不同进制的计数器？简述理由。图7.11解：4个JK触发器构成二进制加法计数器，当计数到[Q4

8、Q3Q2Q1]=10000时，74LS138满足使能条件，对[Q3Q2Q1]的状态进行译码，译码器的输出Y经过4选1数据选择器74LS153，在[MN]的控制下，被选中的Y信号，以低电平的形式对计数器清零。不同的[MN]即可改变图7.11所示电路的计数进制，具体见下表。MN进制00八01九2510十四11十五第8章存储器【8-1】