半导体存储器的工作原理.ppt

半导体存储器的工作原理.ppt

ID:51294723

大小:4.62 MB

页数:37页

时间:2020-03-21

半导体存储器的工作原理.ppt_第1页
半导体存储器的工作原理.ppt_第2页
半导体存储器的工作原理.ppt_第3页
半导体存储器的工作原理.ppt_第4页
半导体存储器的工作原理.ppt_第5页
资源描述:

《半导体存储器的工作原理.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、4.2.1ROM存储器01110110010101000011001000010000+5V010101014.2.2RAM的结构及工作原理1.芯片的结构及实例存储器芯片集成了存储体及其外围电路的一块硅片(包括地址译码与驱动电路、读写放大电路及时序控制电路等)芯片形状:双列直插—由若干引脚引出地址线、数据线、控制线及电源与地线等。半导体存储器芯片一般有两种结构:字片式结构和位片式结构。存储器芯片…An-1~0…Dm-1~0R/WCS电源地线内部存储结构:字片式、位片式字片式结构的存储器(64字×8位)单译码方式(一维译码):访存

2、地址仅进行一个方向译码的方式。每个存储单元电路接出一根字线和两根位线。存储阵列的每一行组成一个存储单元,存放一个8位的二进制字。一行中所有单元电路的字线联在一起,接到地址译码器的对应输出端。6位访存地址经地址译码器译码选中某一输出端有效时,与该输出端相联的一行中的每个单元电路同时进行读写操作,实现一个字的同时读/写。存储体中共有64个字,每个字为8位,排成64×8的阵列。存储芯片共需6根地址线,8根数据线,一次可读出一个字节。存储体中所有存储单元的相同位组成一列,一列中所有单元电路的两根位线分别连在一起,并使用一个读/写放大电路

3、。读/写放大电路与双向数据线相连。读/写控制线R/W:控制存储芯片的读/写操作。片选控制线CS:CS为低电平时,选中芯片工作;CS为高电平时,芯片不被选中。操作00写01读1×未选中字片式结构存储器芯片,由于采用单译码方案,有多少个存储字,就有多少个译码驱动电路,所需译码驱动电路多。双译码方式(二维译码):采用行列译码的方式,位于选中的行和列的交叉处的存储单元被唯一选中。采用双译码方式的存储芯片即位片式结构存储器芯片位片式结构的存储器芯片(4K×1位)4096个存储电路,排列成64×64的阵列。问:需12位地址。分为6位行地址和

4、6位列地址。给地址行、列译码选中对应单元分别选中一根行地址线和一根列地址选择线行地址线:选中一行中的64个存储电路进 行读写操作。列地址线:选择64个多路转接开关,控制 各列是否能与读/写电路的接通。当选中存储芯片工作时,首先给定访存地址,并给出片选信号CS和读写信号R/W6行列地址,被选的行、列选择线的交叉处的存储电路被唯一地选中,读出或写入一位二进制信息。思考:对于4096个字采用单译码方案,需4096个译码驱动电路。若采用双译码方案,只需128个译码驱动电路。???2.存储器芯片举例1)Intel2114芯片Intel21

5、14是1K×4位的静态MOS存储器芯片。采用N—MOS工艺制作,双列直插式封装。共18个引脚。A9~A0:10根地址线,用于寻址1024个存储单元I/O4~I/O1:4根双向数据线CS:片选信号线WE:读/写控制线+5V:5V电源线GND:地线三态门X0X63Y0Y152114芯片由存储体、地址缓冲器、地址译码器、读/写控制电路及三态输入输出缓冲器组成。存储体中共有4096个六管存储单元电路,排列成64×64阵列。地址译码采用二维译码结构,10位地址码分成两组A8~A3作为6位行地址,经行地址译码器驱动64根行选择线。A2~A0

6、及A9作为4位列地址,经列地址译码器驱动16根列选择线,每根列选择线同时选中64列中的4列,控制4个转接电路。 控制被选中的4列存储电路的位线与I/O电路的接通。被选的行选择线与列选择线的交叉处的4个存储电路,就是所要访问的存储字。4个存储电路对应一个字的4位。在存储体内部的阵列结构中,存储器的读/写操作由片选信号CS与读/写控制信号WE控制。CS为高电平时,输入与输出的三态门均关闭,不能与外部的数据总线交换信息。CS为低电平时,芯片被选中工作,若WE为低电平,则打开4个输入三态门,数据总线上的信息被写入被选的存储单元;若WE

7、为高电平,打开4个输出三态门,从被选的存储单元中读出信息并送到数据总线上。2)TMS4116芯片TMS4116是由单管动态MOS存储单元电路构成的随机存取存储器芯片。容量为16k×1位。16k的存储器应有14根地址线,为了节省引脚,该芯片只使用7根地址线A6~A0,采用分时复用技术,分两次把14位地址送入芯片。行地址选通信号RAS:用于将低7位地址A6~A0打入行地址缓冲器锁存。列地址选通信号CAS:用于将高7位地址A13~A7,打入列地址缓冲器锁存。时序与控制行时钟列时钟写时钟WERASCASA'6A'0存储单元阵列基准单元行

8、译码列译码器再生放大器列译码器读出放大基准单元存储单元阵列行译码I/O缓存器数据输出驱动数据输入寄存器DINDOUT~行地址缓存器列地址缓存器③单管动态RAM4116(16K×1位)外特性4.2DINDOUTA'6A'0~读放大器读放大器读放大器……………………

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。