计数译码显示电路.ppt

《计数译码显示电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、计数、译码、显示电路一、实验目的1、掌握集成计数器的逻辑功能及使用方法。2、掌握计数译码显示电路的一般设计方法。3、熟悉用示波器测试计数器输出波形的方法。二、实验原理计数、译码、显示电路是数字电路中应用很广泛的一种电路。通常，这种电路是由中规模标准模块功能电路计数器、译码器和显示电路组成。1、计数器计数器是一个用以实现计数功能的时序部件，主要用来累计和记忆输入脉冲的个数，它不仅可以用来对脉冲计数，还常用作数字系统的定时、分频、执行数字运算以及其他一些特定的逻辑功能。计数器的分类按数制分：二进制计数器十进制计数器N进制(任意进制)计数器按计数方式分：加法

2、计数器减法计数器可逆计数按时钟控制分：同步计数器异步计数器按开关元件分：TTL计数器CMOS计数器4位二进制同步加计数器74LS161功能表74LS161的逻辑功能清零使能数据输入置数进位置数ET=CTT&ETPCO=Q3Q2Q1Q0ETCP操作状态0xxx清除10x预置110保持111计数74LS90功能表输入输出CP'ROAROBR9AR9BQ3Q2Q1Q0X110XX11X0X0X11XX011↓X0X0↓0X0X↓0XX0↓X00X0000000010011001计数计数计数计数74LS90异步二五十进制计数器（2）任意进制计数器的构成中

3、规模集成计数器除按其自身进制实现计数功能外，还可以采用反馈法构成任意进制的计数器。假定已有的是N进制计数器，需要得到M进制计数器。M

4、到S0状态2.求归零逻辑表达式；1.写出状态SN–1的二进制代码；3.画连线图。步骤：[例]用4位二进制计数器74161构成十二进制计数器。解：1.=10112.归零表达式：3.连线图74163Q0Q1Q2Q3CTTLDCOCPCTPD0D1D2D3CR1&同步清零同步置零二、利用异步清零或置数端获得N进制计数当计数到SN时，立即产生清零或置数信号，使返回S0状态。（瞬间即逝）思路：步骤：1.写出状态SN的二进制代码；2.求归零逻辑表达式；3.画连线图。[例]用二-八-十六进制异步计数器74197构成十二进制计数器。74197Q0Q1Q2Q3CP0D0

5、D1D2D3CRCPCP1LDCT/&状态S12的作用：产生归零信号异步清零异步置零利用同步预置清零利用异步清零优点：清零可靠输出没有毛刺置数法利用集成计数器的置数端，通过给计数器重复置入某个数值的方法跳过N－M个状态，从而得到M进制计数器的。反馈置数法适用于具有预置数功能的集成计数器。对于具有同步预置数功能的计数器而言，在其计数过程中，可以将它输出的任何一个状态通过译码，产生一个预置数控制信号反馈至预置数控制端，在下一个CP脉冲作用后，计数器就会把预置数输入端的状态置入输出端。预置数控制信号消失后，计数器就从被置入的状态开始重新计数。还有一种方法

6、是计数到1111状态时产生的进位信号译码后，反馈到预置数控制端实现反馈置数。(2)M>N的情况用多片N进制集成计数器组合起来才能构成M进制计数器。各片之间（或称为各级之间）的连接方式可分为串行进位方式、并行进位方式、整体置零方式和整体置数方式几种。若M可以分解为若干个因数相乘，即（Ni≤N），则可以采用串行进位方式或并行进位方式将各个Ni进制计数器连接起来，构成M进制计数器。在串行进位方式中，以低位片的进位输出信号作为高位片的时钟输入信号；在并行进位方式中，以低位片的进位输出信号作为高位片的工作状态控制信号，所有芯片的CP输入端同时接计数输入信号。

7、若M不可以分解为若干个因数相乘时，就必须采取整体置零方式或整体置数方式来构成M进制计数器。其原理与M

8、进制异步计数器波形图000002、显示译码器和数码管（1）显示译码器显示译码器将计数器的输出（