运算器组成实验.docx

运算器组成实验.docx

ID:51151651

大小:849.14 KB

页数:16页

时间:2020-03-19

运算器组成实验.docx_第1页
运算器组成实验.docx_第2页
运算器组成实验.docx_第3页
运算器组成实验.docx_第4页
运算器组成实验.docx_第5页
资源描述:

《运算器组成实验.docx》由会员上传分享,免费在线阅读,更多相关内容在行业资料-天天文库

1、目录==============================一、实验目的-----------------------------------------------------------------------------------3二、实验设备-----------------------------------------------------------------------------------3三、实验任务---------------------------------------------------------

2、--------------------------3四、预备知识----------------------------------------------------------------------------------4五、实验要求----------------------------------------------------------------------------------6六、实验步骤----------------------------------------------------------------

3、-----------------7七、具体实验电路分析,操作与数据记录----------------------------------------8八、实验的问题与应对------------------------------------------------------------------16九、体会与收获--------------------------------------------------------------------------1616一、实验目的1、掌握带累加器的运算器实验。2、掌握溢出检测的原理和实现

4、方法;3、理解有符号数和无符号数运算的区别,4、理解基于补码的加/减运算实现原理5、熟悉运算器的数据传输通路。6、利用74181和74182以及适当的门电路和多路选择器设计一个运算,要求支持有符号数和无符号数运算,支持补码加/减运算,支持有符号数溢出检测等功能。二、实验设备JZYL—Ⅱ型计算机组成原理实验仪一台。芯片:74LSl81:运算器芯片2片74LS373:八D锁存器2片其它基本器件若干。自己设计一个电路和利用实验参考电路进行实验,实验要求先将多个运算数据事先存入存储器中,再由地址选中,选择不同的运算指令,进行运算,并将结果显示,还可以进

5、行连续运算和移位,最后将最终结果回写入存储器中。复习前两个实验电路中各个信号的含义和作用,重点是运算与存储器之间的数据通路三、实验任务1、利用74181设计8位运算器;162、设计基于单符号位的溢出检测方法和实现电路(要求能支持有符号数和无符号数加法运算的溢出检测。选择适当的数据验证你所设计的电路的功能。)3、利用373芯片增加累加器功能4、对上述电路进行综合集成,利用多路选择器设计电路,实现对有符号数(用补码进行计算)和无符号数运算、加/减运算的支持;四、预备知识1、运算器的相关知识运算器是对数据进行加工处理的部件,它具体实现数据的算术运算和

6、逻辑运算,所以又称算术逻辑运算部件,简称ALU,它是中央处理器的重要组成部分。计算机中的运算器结构一般都包含如下几个部分:加法器、一组通用寄存器、输入数据选择电路和输出数据控制电路等。SN74181是一个四位的算术逻辑运算单元,它的基本算术逻辑运算单元仍然以FA为基础,通过在FA输入端增加函数发生器改变输入数据的特性,使得这些数据经过FA后能实现更多和更复杂的算术、逻辑运算功能。1、对74LS181的说明74LS181是一个四位运算器。实验中要用多个如下图所示的异或门来实现数据的奇偶校验。74LS181真值表:162、对74SL373的说明:八

7、D锁存器(3S,锁存允许输入有回环特性)简要说明:373为三态输出的八D透明锁存器,共有54/74S373和54/74LS373两种线路结构型式,其主要电器特性的典型值如下(不同厂家具体值有差别):型号tPdPD54S373/74S3737ns525mW54LS373/74LS37317ns120mW373的输出端O0~O7可直接与总线相连。当三态允许控制端OE为低电平时,O0~O7为正常逻辑状态,可用来驱动负载或总线。当OE为高电平时,O0~O7呈高阻态,即不驱动总线,也不为总线的负载,但锁存器内部的逻辑操作不受影响。当锁存允许端LE为高电平

8、时,O随数据D而变。当LE为低电平时,O被锁存在16已建立的数据电平。当LE端施密特触发器的输入滞后作用,使交流和直流噪声抗扰度被改善400mV。引出

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。