数字电路MOS逻辑门电路.ppt

数字电路MOS逻辑门电路.ppt

ID:51095315

大小:1.69 MB

页数:35页

时间:2020-03-18

数字电路MOS逻辑门电路.ppt_第1页
数字电路MOS逻辑门电路.ppt_第2页
数字电路MOS逻辑门电路.ppt_第3页
数字电路MOS逻辑门电路.ppt_第4页
数字电路MOS逻辑门电路.ppt_第5页
资源描述:

《数字电路MOS逻辑门电路.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、3.1MOS逻辑门3.1.1数字集成电路简介3.1.2逻辑门的一般特性3.1.3MOS开关及其等效电路3.1.4CMOS反相器3.1.5CMOS逻辑门电路3.1.6CMOS漏极开路门和三态输出门电路3.1.7CMOS传输门3.1.8CMOS逻辑门电路的技术参数1、逻辑门:实现基本逻辑运算和复合逻辑运算的单元电路。2、逻辑门电路的分类二极管门电路三极管门电路TTL门电路MOS门电路PMOS门CMOS门逻辑门电路分立门电路集成门电路NMOS门3.1.1数字集成电路简介1.CMOS集成电路:广泛应用于超大规模、甚大规模集成电路4000系列74HC74HCT74VHC74VHCT速度慢与TT

2、L不兼容抗干扰功耗低74LVC74VAUC速度加快与TTL兼容负载能力强抗干扰功耗低速度两倍于74HC与TTL兼容负载能力强抗干扰功耗低低(超低)电压速度更加快与TTL兼容负载能力强抗干扰功耗低74系列74LS系列74AS系列74ALS2.TTL集成电路:广泛应用于中大规模集成电路3.1.1数字集成电路简介扇出数:是指其在正常工作情况下,所能带同类门电路的最大数目。(a)带拉电流负载当负载门的个数增加时,总的拉电流将增加,会引起输出高电压的降低。但不得低于输出高电平的下限值,这就限制了负载门的个数。高电平扇出数:IOH:驱动门的输出端为高电平电流IIH:负载门的输入电流为。(b)带灌

3、电流负载当负载门的个数增加时,总的灌电流IOL将增加,同时也将引起输出低电压VOL的升高。当输出为低电平,并且保证不超过输出低电平的上限值。IOL:驱动门的输出端为低电平电流IIL:负载门输入端电流之和电路类型电源电压/V传输延迟时间/ns静态功耗/mW功耗-延迟积/mW-ns直流噪声容限输出逻辑摆幅/VVNL/VVNH/VTTLCT54/74+510151501.22.23.5CT54LS/74LS+57.52150.40.53.5HTL+158530255077.513ECLCE10K系列-5.2225500.1550.1250.8CE100K系列-4.50.7540300.13

4、50.1300.8CMOSVDD=5V+5455×10-3225×10-32.23.45VDD=15V+151215×10-3180×10-36.59.015高速CMOS+581×10-38×10-31.01.55各类数字集成电路主要性能参数的比较3.1.3MOS开关及其等效电路:MOS管工作在可变电阻区,输出低电平:MOS管截止,输出高电平当υIVTMOS管相当于一个由vGS控制的无触点开关。MOS管工作在可变电阻区,相当于开关“闭合”,输出为低电平。MOS管截止,相当于开关“断开”输出为低电平。当输入为低电平时:当输入为高电平时:3.1.4CMOS反相器1.工作原理

5、AL1+VDD+10VD1S1vivOTNTPD2S20V+10VvivGSNvGSPTNTPvO0V0V-10V截止导通10V10V10V0V导通截止0VVTN=2VVTP=-2V逻辑图逻辑表达式vi(A)0vO(L)1逻辑真值表10P沟道MOS管输出特性曲线坐标变换输入高电平时的工作情况输入低电平时的工作情况作图分析:2.电压传输特性和电流传输特性电压传输特性3.CMOS反相器的工作速度在由于CMOS管导通电阻较小,充放电回路的时间常数较小。平均延迟时间:10ns。带电容负载ABTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通

6、导通1110与非门1.CMOS与非门vA+VDD+10VTP1TN1TP2TN2ABLvBvLAB&(a)电路结构(b)工作原理VTN=2VVTP=-2V0V10V3.1.5CMOS逻辑门或非门2.CMOS或非门+VDD+10VTP1TN1TN2TP2ABLABTN1TP1TN2TP2L00011011截止导通截止导通导通导通导通截止截止导通截止截止截止截止导通导通1000AB≥10V10VVTN=2VVTP=-2V3.异或门电路=A⊙B4.输入保护电路和缓冲电路采用缓冲电路能统一参数,使不同内部逻辑集成逻辑门电路具有相同的输入和输出特性。(1)输入端保护电路:(1)0

7、+vDF(2)vA>VDD+vDF二极管导通电压:vDF(3)vA<-vDF当输入电压不在正常电压范围时,二极管导通,限制了电容两端电压的增加,保护了输入电路。D1、D2截止D1导通,D2截止vG=VDD+vDFD2导通,D1截止vG=-vDFRS和MOS管的栅极电容组成积分网络,使输入信号的过冲电压延迟且衰减后到栅极。D2---分布式二极管(iD大)(2)CMOS逻辑门的缓冲电路输入、输出端加了反相器作为缓冲电路,所以电路的逻辑功能也发生了变化。增加了缓

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。