高速数据采集系统.ppt

《高速数据采集系统.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、信息工程学院高速数据采集系统贾立新高速数据采集系统设计利用并行总线单片机最小系统实验板设计高速数据采集系统，设计要求：（1）输入模拟信号为正弦信号，频率为200kHz，Vp-p≤0.5V；（2）用12.5MHz的固定采样频率连续采集128点数据；（2）用128×64点阵式LCD回放显示采集信号波形。高速数据采集系统原理框图FPGA内部控制电路的设计单片机控制时序FPGA内部设计顶层原理图分频器模块VHDL程序libraryieee；useieee.std_logic_1164.all；useieee.std_logic_unsigned.all；entityfredividi

2、sport(clkin：instd_logic；clkout：outstd_logic)；endfredivid；architectureoneoffredividissignalq：std_logic_vector(1downto0);beginprocess(clkin)beginif(clkin'eventandclkin='1')thenif(q="11")thenq<="00"；elseq<=q+1;endif；endif；endprocess；process(q)beginif(q(1)='1')thenclkout<='1'；elseclkout<='0'；en

3、dif；endprocess；end；libraryieee；useieee.std_logic_1164.all；useieee.std_logic_unsigned.all；useieee.std_logic_arith.all；entityaddrcountisport(clr，clk：instd_logic；eoc：outstd_logic；q：bufferstd_logic_vector(6downto0))；end；地址计数器模块VHDL程序architecturebehaofaddrcountisbeginprocess(clr，clk)beginif(clk'

4、eventandclk='1')thenifclr='0'thenq<="00000000"；elsif(q="1111111")thenq<="1111111"；elseq<=q+1；endif；endif；endprocess；process(q)beginif(q="1111111")theneoc<='0'；elseeoc<='1'；endif；endprocess；endbeha；单片机主程序流程图键盘中断（INT0）程序流程图EOC中断（INT1）程序流程图INT1：PUSHAPUSHPSWPUSHDPHPUSHDPLMOVDPTR，#CS2MOVR7，#80HM

5、OVR0，#80HINTT1：MOVXA，@DPTR；从双口RAM读数据MOV@R0，AINCR0INCDPTRDJNZR7，INTT1SETBXSBZ；显示数据标志置1POPDPLPOPDPHPOPPSWPOPARETI波形显示子程序设计波形显示子程序设计16字节显示数据生成子程序HXSDATA流程图送16字节显示数据子程序SXSDATA流程图高速A/D转换器的选择（1）转换速率（2）分辨率（3）输入信号的电压范围（4）参考电压VREF（5）控制信号及时序A/D的转换速率取决于模拟信号的频率范围，根据设计题目要求，A/D转换器的转换速率应大于12.5MHz。高速A/D转换器

6、——ADS930BURR-BROWN公司生产的8位、30MHz高速A/D转换器。ADS930与FPGA的连接AD930模拟输入电压范围单端输入时输入电压和输出数字量的关系输入电压输出数字量2.0V1.875V1.75V1.625V1.5V1.375V1.25V1.125V1.0V111111111110000011000000101000001000000001100000010000000010000000000000AD930内部参考电压AD930工作时序信号调理电路的设计信号调理电路的设计信号调理电路前置放大器、增益可调放大器、低通滤波器几部分组成。前置放大器：信号调理

7、电路的设计增益可调放大器：高速数据采集系统的调试信号调理电路的调试高速数据采集系统调试FPGA调试