计算机组成原理复习试卷.doc

《计算机组成原理复习试卷.doc》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、《计算机组成原理》复习试卷一、填空题1、冯·诺依曼模型中，存储器是由定长存储单元组成的、按访问的、空间；其存储程序原理是以等同地位存放在同一存储器中；其程序流控制思想为下条指令地址由产生、程序执行过程为循环的指令执行过程。2、现代计算机结构中常以为中心、通过实现各功能部件互连；CPU中PC寄存器主要用来存放、IR寄存器主要用来存放。3、机器中8位定点表示的无符号整数可表示的数值范围是至，8位定点补码形式表示的有符号纯整数可表示的数值范围是至。4、数据编码1010010的偶检验码是；若采用海明校验码，则

2、需位检验位。5、定点加减法运算方法中，[X-Y]补=[X]补+；定点乘法运算方法中，设[X]补、[Y]补均为n位的数据表示，则[X×Y]原为位的数据表示。6、存储器的容量-速度、速度-价格存在矛盾，根据可采用层次结构存储系统满足用户需求，现代计算机的“Cache-主存-辅存”层次结构中，Cache主要解决问题、而辅存则主要解决问题。7、某SRAM芯片容量为4Kbit、数据引脚为4根(双向)，则地址引脚为根；若用该芯片构成8K×8bit容量的存储器，则需该芯片个，构成的存储器地址引脚为根。8、若CPU的

3、数据引脚为8根、地址引脚为16根(A15～A0)，主存按字节进行编址，则主存最大容量为B；若系统仅配置16KB主存(由1个SRAM芯片构成)，则主存的片选信号CS#与地址有关的逻辑表达式为。9、某Cache容量为256KB、块大小为16B、采用4路组相联映像，则Cache共有个组，按字节编址的24位的主存地址020345H可映射到Cache的第组(组号从零开始编号)，地址变换时块标记中参与比较的信息至少有位(注意硬件表特征)。10、页式虚拟存储器的存储管理中，与主存信息交换单位为页(其大小比Cache

4、块)、均采用地址映像方法，常在中设置快表(TLB)以提高地址变换速度。11、指令系统由多种机器指令组成，机器指令常用表示，主要由操作码、两部分编码组成。不同机器指令的必须互不相同，机器指令直接支持的数据类型称为。12、指令格式中，编码方式的操作码的平均码长最短，编码方式的指令格式最规整；顺序型、转移型指令格式中，型指令格式常用显式方式表示下条指令地址；为便于表示下条指令地址，要求机器指令字长是存储器单元长度的。13、指令对应的操作数可存放在存储器、及这3种按地址访问的部件中；因操作数长度可能为多个存储

5、器字长，操作数地址常用连续存储单元中的最小单元地址表示，因此，存储器操作数的存储方式有及边界2个方面；其中，存取操作数速度较快的是边界方式。14、堆栈存取方式典型的特征有及，堆栈操作中，操作先移动栈顶位置，然后才进行操作。15、各种寻址方式中，寻址方式不可用于数据寻址，寻址方式的操作数存放在指令中(或称存放在IR中)。16、CPU的基本功能包括指令(过程)控制、控制、控制、、中断处理5大基本功能；为实现循环的指令控制功能，控制器中须设置称为的寄存器存放指令地址及作为循环变量、设置称为的寄存器存放当前指

6、令内容；为便于实现CPU访问存储器过程与CPU内部其它操作并行，常设置称为的寄存器存放CPU访存的存储器地址，设置称为的寄存器存放CPU访存的数据，访存过程实际上是这2个寄存器与存储器的交互过程。17、控制器中常用不同信号线表示不同时段，各时段的次序用各信号线上信号的表示，各时段的长度控制由时序信号的控制方式实现，同步控制方式用统一的时钟实现时长控制，异步控制方式通过实现时长控制，而联合控制方式协调同步方式与异步方式常采用的方法是。18、组合逻辑控制器的控制周期是1条机器指令的执行过程，而微程序控制器

7、的思想是将机器指令的执行过程用微程序表示，其控制周期是1条的执行过程，各微程序存放在称为部件中，因此微指令周期由及两部分组成。19、总线操作包括总线请求与仲裁、、数据及4个阶段，总线仲裁阶段的各种集中式仲裁方式中，方式所需仲裁信号线最少、方式可实现动态优先级仲裁、方式对设备或线路故障最敏感、方式的仲裁过程不需设备介入；总线传输时的定时方式中，半同步方式除需要同步方式的时钟信号线外，还需要异步方式的信号线。20、各种I/O方式中，I/O方式最能体现“现代计算机以存储器为中心”的思想，I/O方式的I/O效

8、率最低。21、相对于非向量中断，向量中断靠实现中断源的识别；为实现单重中断，CPU中需设置称为的硬件标志位，标明CPU当前是否正在执行中断服务程序，即是否可以响应新的中断请求；为支持多重中断，CPU中必须设置指令，以实现对上述标志位的置位与复位。二、选择题1、冯·诺依曼模型计算机中，CPU区分从存储器中取回的是指令还是数据的依据是（）。(A)指令操作码的译码结果(B)指令和数据的寻址方式(C)指令周期的不同阶段(D)指令和数据所在的存储单元2、与CPU机