四人抢答器数字电路技术设计性实验.doc

四人抢答器数字电路技术设计性实验.doc

ID:50897623

大小:878.50 KB

页数:10页

时间:2020-03-15

四人抢答器数字电路技术设计性实验.doc_第1页
四人抢答器数字电路技术设计性实验.doc_第2页
四人抢答器数字电路技术设计性实验.doc_第3页
四人抢答器数字电路技术设计性实验.doc_第4页
四人抢答器数字电路技术设计性实验.doc_第5页
资源描述:

《四人抢答器数字电路技术设计性实验.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、此文档收集于网络,如有侵权,请联系网站删除数字电路技术设计性实验课题名称:___四人抢答器_____________学院:___电气工程与自动化学院___老师:______刘伯恕______________姓名:______罗旌森______________学号:______011100627___________日期:_____2013年6月17日_____此文档仅供学习与交流此文档收集于网络,如有侵权,请联系网站删除目录一、技术要求二、元件清单列表三、总体设计方案四、抢答器电路五、定时电路六、整体电路及原理解说七、实验总结此文档仅供学习与

2、交流此文档收集于网络,如有侵权,请联系网站删除一、技术要求:设计任务:设计一台可供4名选手参加比赛的智力竞赛抢答器。用数字显示抢答倒计时间,倒计时十秒,从“9”到“0”,若无人抢答,则再抢答无效。选手抢答时,数码显示选手组号,其它选手无法进行抢答,抢答器发出提示,倒计时停止。设计要求:(1)4名选手编号为:1,2,3,4。各有一个抢答按钮,按钮的编号与选手的编号对应,也分别为1,2,3,4。(2)给主持人设置一个控制按钮,用来控制系统清零(抢答显示数码管灭灯)和抢答的开始。(3)抢答器具有数据锁存和显示的功能。抢答开始后,若有选手按动抢答按钮

3、,该选手编号立即锁存,并在抢答显示器上显示该编号,封锁输入编码电路,禁止其他选手抢答。抢答选手的编号一直保持到主持人将系统清零为止。(4)抢答器具有定时(10秒)抢答的功能。当主持人按下开始按钮后,定时器开始倒计时,定时显示器显示倒计时间,若无人抢答,倒计时结束。参赛选手在设定时间(10秒)内抢答有效,抢答成功,屏幕给出光提示,同时定时器停止倒计时,抢答显示器上显示选手的编号,定时显示器上显示剩余抢答时间,并保持到主持人将系统清零为止。此文档仅供学习与交流此文档收集于网络,如有侵权,请联系网站删除(5)如果抢答定时已到,却没有选手抢答时,本次

4、抢答无效。封锁输入编码电路,禁止选手超时后抢答,时间显示器显示0。一、元件清单列表74LS48七段显示译码器2个、74LS001个、74LS202个、74LS1921个、74LS1751个、300Ω电阻两个、发光二极管4个5V电源一个、1HZ时钟脉冲、1MHZ时钟脉冲、二、总体设计方案:数字抢答器总体方框图如下图1所示为总体方框图。其工作原理为:接通电源后,主持人将开关拨到“清除”状态,抢答器处于锁闭状态,编号显示器灭灯,定时器显示设定时间;主持人将开关置开始"状态,宣布"开始"抢答器工作。定时器倒计时,选手在定时时间内抢答时,抢答器完成:优

5、先判断、编号锁存、编号显示,当一轮抢答之后,定时器停止、禁止二次抢答、定时器显示零。如果再次抢答必须由主持人再次操作"清除"和"开始"状态开关。此文档仅供学习与交流此文档收集于网络,如有侵权,请联系网站删除抢答按钮优先编码电路锁存器译码电路译码显示主持人控制开关控制电路秒脉冲产生电路定时电路译码电路显示电路图1一、抢答器电路如图2,该电路完成两个功能:一是分辨出选手按键的先后,并锁存优先抢答者的编号,同时译码显示电路显示编号;二是禁止其他选手按键操作无效。工作过程:使用74LS175芯片作为选手的信号输入端。开关S5在主持人手中又来控制芯片的

6、置零。当开关断开是触发器Q4Q3Q2Q1=0000.其后的元件均不工作。当主持人按下S5后,74LS175工作,假设此时1号选手抢答,则芯片输出Q4’Q3’Q2’Q1’此文档仅供学习与交流此文档收集于网络,如有侵权,请联系网站删除=1110,此时74LS20产生一个高电平通过两个非门使发光二极管点亮,提示抢答成功,Q4Q3Q2Q1=0001,使位于Q1上的发光二极管亮起提示一号抢答成功。根据输入输出真值表的关系写出逻辑式后接入74LS00进行编码。将编码结果接入74LS48译码器,译码器输出接入晶体管显示数码。如一号抢答成功,则Q4Q3’Q2

7、’Q1’=0110则DCBA=0001输入74LS48后晶体管输出1.(逻辑式:D=0;C=Q4;B=Q3’Q2’;A=Q3’Q1’)。为保证实验的顺利进行,我们仍需要一个锁存电路来保持工作状态的锁定。即在74LS175的始终脉冲端接一与非门的输出端,输入端分别接时钟信号与第一个非门的输出信号,则当有人抢答时,第一个非门的低电平将时钟输入锁定在高电平,则其他人抢答无效。图2一、定时电路设定好抢答时间为10秒,通过预置时间电路对计数器进行预置,计数器的时钟脉冲由1Hz秒脉冲电路提供。可预置时间的电路选用十进制同步加减计数器74LS192进行设计

8、,此文档仅供学习与交流此文档收集于网络,如有侵权,请联系网站删除进行倒计时。如图3所示,通过74LS192的减法计数功能实现倒计时的功能,通过PL与S5的连接实现主

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。