主要模块电路进行分析.doc

《主要模块电路进行分析.doc》由会员上传分享，免费在线阅读，更多相关内容在行业资料-天天文库。

1、4比特电流舵数模转换器的模块电路分析前言数模转换器（Digital-to-AnalogConverter,以下简称DAC）就是将数字信号转换成模拟信号的电路。数模转换器的模拟输出包括电压输出和电流输出。转换的过程有很多种实现方式，分别适合用于各种不同的场合。在工业自动化控制系统，及仪器仪表、传感器应用中，广泛采用4~20mA电流来传输控制、检测信号。DAC有着先天上不存在过零失真的问题，类比波形的线性良好，再则生产成本比较低，这就是DAC被广泛使用的原因。本文就是针对电流形DAC,阐述数模转换器的工作原理和基本概念，然后介绍

2、各种拓扑结构，并分析比较他们的特点，分析电路模块电流型的拓扑结构，比较几种电流驱动型结构的优缺点。电流型DAC电路的设计DAC的总体设计方案由输入寄存器、锁存器、开关列阵、电流源阵列、偏执电路、行/列解码器等部分组成，其总体设计如图8位数字输入被分为两段，即高4位和低4位。高4位数字输入驱动行解码器，低4位驱动列解码器。解码后，生成16行16列的bit序列，用来控制电流源阵列中的单元电流源，被激活的单元电流源由数字输入决定。之所以采用电流源结构，是由于该结构可以直接驱动电阻负载而无需缓冲器，熟读快，而且可以很容易实现加权、求

3、和、开关，非常适用于高速DAC电路。输入寄存器的作用是在时钟上升沿到来的时候，让前一级输出的数字信号进入到DAC中，使用寄存器而不使用一个简单开关的好处是，只有在时钟上升沿到来的时候，数据才能进入，其他时候都由寄存器来驱动后面的电路，防止因外界原因出现错码。12位输入的数字信号需要12个相同的寄存器，并用同一个时钟控制，保证输入的同步性。单元电流的结构如图所示，结构包括数字解码电路、锁存、电流源和开关。数字解码电路根据行和列数字信号来决定模拟输出I和I的开启或关闭；锁存是为了保证在任一时刻开关都处于唯一确定的状态，开关采用差

4、分结构。为了增加电流源的输出阻抗，提高INL和SFDR，并减小输出节点的电压波动，采用了共源共栅结构。电流源由偏置电路进行偏置。高位段电流由16个小管子组成，均匀分布在4个象限这样的设计可以有效地减小一阶系统误差和二阶系统误差，三阶以上的误差很小，对线性的影响可以忽略。低位段电流的每个管子由若干个相同的小管子的串、并联组成。在数字解码电路中，由于时序延迟和解码器的不同，将导致在电流源开关的控制上，出现两个开关同时开启或同时闭合的错误状态。从而引起毛刺电流，甚至DAC的转换错误。因而我们在设计时加入了锁存器，能有效地避免这种情

5、况。电流源开关由一个动态锁存器驱动，它可以输出较为理想的同步互补信号。这可以减小下列因素：电流源的输入信号非理想同步；两个开关同时关断时电流源漏端电压变化引起的电流变化；高、低两段进位引起的最大尖峰；电流源输出端的电压波动。电流源的设计：已经分析了电流源的有限输出阻抗与电流源的匹配误差对DAC系统性能的影响。这里将重点分析电流源在电路级提高输出阻抗与满足电流源的匹配要求。电流源最简单的实现方法是用栅源之间加固定偏压的MOS管实现，采用这种结构可以使模拟部分的面积最小，理论上可以达到非常高的速度，但这种结构的主要缺点就是输出电

6、压易受到电流源晶体管寄生电容的影响，输出阻抗小且与输入信号有关。差分电流开关的设计差分电流丌关是一种全切换性的差分对，对于分差电流开关的设计，要特别考虑时钟馈通和导通电阻的影响。当控制开关的信号在高低电平间跳变时，跳变电压会通过栅漏或者栅源交叠电容耦合到采样电容上，从而使得输出端出现毛刺，导致在输出信号包含大量的谐波失真。因为在电流舵型D／A中有大量的差分开关，控制信号的幅度也比较大，因此设计中可以采取一些措施来减小时钟馈通效应，以提高DAC的动态性。结束语通过以上设计的电流驱动型DAC，我们通过分析，再加入输入寄存器、锁存

7、器、开关列阵、电流源阵列、偏执电路、行/列解码器，具有结构简单，性能稳定，转换速度快，毛刺比较小，应用简单等特点。