欢迎来到天天文库
浏览记录
ID:50882950
大小:321.50 KB
页数:6页
时间:2020-03-15
《机组复习题(附参考答案).doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、计算机组成原理复习题6.121、下列数中最小的数是(B)。A(1010010)2B(00101000)BCDC(512)8D(235)162、某机字长16位,采用定点整数表示,符号位为1位,尾数为15位,则可表示的最大正整数为(),最小负整数为(A)。A+(215-1),-(215-1)B+(215-1),-(216-1)C+(214-1),-(215-1)D+(215-1),-(1-215)3、运算器虽由许多部件组成,但核心部分是(B)A数据总线B算术逻辑运算单元C多路开关D累加寄存器4、在定点运算器中,无论采用双符号位还是采用单符号位,都必须要有溢出判断电
2、路,它一般用(C)来实现A与非门B或非门C异或门D与或非门5、立即寻址是指(B)A指令中直接给出操作数地址B指令中直接给出操作数C指令中间接给出操作数D指令中间接给出操作数地址6、输入输出指令的功能是(C)A进行算术运算和逻辑运算B进行主存与CPU之间的数据传送C进行CPU与I/O设备之间的数据传送D改变程序执行的顺序7、微程序控制器中,机器指令与微指令的关系是(D)A一段机器指令组成的程序可由一条微指令来执行B一条微指令由若干条机器指令组成C每一条机器指令由一条微指令来执行D每一条机器指令由一段用微指令编成的微程序来解释执行8、相对指令流水线方案和多指令周期
3、方案,单指令周期方案的资源利用率和性价比(A)A最低B居中C最高D都差不多9、某一RAM芯片,其容量为1024×8位,除电源端和接地端外,连同片选和读/写信号该芯片引出腿的最小数目为(B)A23B20C17D1910、在主存和CPU之间增加Cache的目的是(C)。A扩大主存的容量B增加CPU中通用寄存器的数量C解决CPU和主存之间的速度匹配D代替CPU中寄存器工作11、计算机系统的输入输出接口是(B)之间的交接界面。ACPU与存储器B主机与外围设备C存储器与外围设备DCPU与系统总线12、在采用DMA方式的I/O系统中,其基本思想是在(B)之间建立直接的数据
4、通路。ACPU与存储器B主机与外围设备C外设与外设DCPU与主存11、冯.诺依曼计算机中指令和数据均以二进制形式存放在存储器中,CPU区别它们的依据是(C)A.指令操作码的译码结果B.指令和数据的寻址方式C.指令周期的不同阶段D.指令和数据所在的存储单元12、一个C语言程序在一台32位机器上运行。程序中定义了三个变量x、y和z,其中x和z为int型,y为short型。当x=127,y=-9时,执行赋值语句z=x+y后,x、y和z的值分别是(D)A.x=0000007FH,y=FFF9H,z=00000076HB.x=0000007FH,y=FFF9H,z=FF
5、FF0076HC.x=0000007FH,y=FFF7H,z=FFFF0076HD.x=0000007FH,y=FFF7H,z=00000076H13、浮点数加、减运算过程一般包括对阶、尾数运算、规格化、舍入和判溢出等步骤。设浮点数的阶码和尾数均用补码表示,且位数分别为5位和7位(均含2位符号位)。若有两个数X=27×29/32,Y=25×5/8,则用浮点加法计算X+Y的最终结果是(D)A.001111100010B.001110100010C.010000010001D.发生溢出14、某计算机的Cache共有16块,采用2路组相联映射方式(即每组两块),每个
6、主存块大小为32字节,按字节寻址,主存129号单元所在主存块应装入到的Cache组号是(C)A.0B.2C.4D.615、某计算机主存容量为64KB,其中ROM区为4KB,其余为RAM区,按字节编址。现要用2K×*8位的ROM芯片和4K×*4位的RAM芯片来设计该存储器,则需要上述规格的ROM芯片数和RAM芯片数分别是(D)A.1、15B.2、15C.1、30D.2、3016、某机器字长16位,主存按字节编址,转移指令采用相对寻址,由两个字节组成,第一字节为操作码字段,第二字节为相对位移量字段。假定取指令时,每取一个字节PC自动加1。若某转移指令所在主存地址为
7、2000H,相对位移量字段的内容为06H,则该转移指令成功转移后的目标地址是(C)A.2006HB.2007HC.2008HD.2009H17、下列关于RISC的叙述中,错误的是(A)A.RISC普遍采用微程序控制器B.RISC大多数指令在一个时钟周期内完成C.RISC的内部通用寄存器数量相对CISC多D.RISC的指令数、寻址方式和指令格式种类相对CISC少18、某计算机的指令流水线由四个功能段组成,指令流经各功能段的时间(忽略各功能段之间的缓存时间)分别为90ns、80ns、70ns和60ns,则该计算机的CPU时钟周期至少是(A)A.90nsB.80ns
8、C.70nsD.60ns19、相对于微
此文档下载收益归作者所有