I2C总线时序详解.doc

I2C总线时序详解.doc

ID:50881367

大小:204.50 KB

页数:6页

时间:2020-03-15

I2C总线时序详解.doc_第1页
I2C总线时序详解.doc_第2页
I2C总线时序详解.doc_第3页
I2C总线时序详解.doc_第4页
I2C总线时序详解.doc_第5页
资源描述:

《I2C总线时序详解.doc》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、.....word格式...范文范例I2C总线时序详解I2C总线位传输  由于连接到I2C总线的器件有不同种类的工艺(CMOS、NMOS、双极性),逻辑0(低)和逻辑1(高)的电平不是固定的,它由电源VCC的相关电平决定,每传输一个数据位就产生一个时钟脉冲。数据的有效性  SDA线上的数据必须在时钟的高电平周期保持稳定。数据线的高或低电平状态只有在SCL线的时钟信号是低电平时才能改变。I2C位传输数据有效性起始和停止条件  SCL线是高电平时,SDA线从高电平向低电平切换,这个情况表示起始条件;  SCL线是高电平时,SDA线由低电平向高电平切换,这个情况表示停止条件。  起始和停止条

2、件一般由主机产生,总线在起始条件后被认为处于忙的状态......专业资料...参考...分享.....word格式...范文范例起始和停止条件,在停止条件的某段时间后总线被认为再次处于空闲状态。如果产生重复起始条件而不产生停止条件,总线会一直处于忙的状态,此时的起始条件(S)和重复起始条件(Sr)在功能上是一样的。I2C总线数据传输字节格式  发送到SDA线上的每个字节必须为8位,每次传输可以发送的字节数量不受限制。每个字节后必须跟一个响应位。首先传输的是数据的最高位(MSB),如果从机要完成一些其他功能后(例如一个内部中断服务程序)才能接收或发送下一个完整的数据字节,可以使时钟线SC

3、L保持低电平,迫使主机进入等待状态,当从机准备好接收下一个数据字节并释放时钟线SCL后数据传输继续。应答响应  数据传输必须带响应,相关的响应时钟脉冲由主机产生。在响应的时钟脉冲期间发送器释放SDA线(高)。  在响应的时钟脉冲期间,接收器必须将SDA线拉低,使它在这个时钟脉冲的高电平期间保持稳定的低电平。通常被寻址的接收器在接收到的每个字节后,除了用CBUS地址开头的数。......专业资料...参考...分享.....word格式...范文范例I2C总线数据传输和应答据,必须产生一个响应。当从机不能响应从机地址时(例如它正在执行一些实时函数不能接收或发送),从机必须使数据线保持高电

4、平,主机然后产生一个停止条件终止传输或者产生重复起始条件开始新的传输。  如果从机接收器响应了从机地址,但是在传输了一段时间后不能接收更多数据字节,主机必须再一次终止传输。这个情况用从机在第一个字节后没有产生响应来表示。从机使数据线保持高电平,主机产生一个停止或重复起始条件。  如果传输中有主机接收器,它必须通过在从机不产生时钟的最后一个字节不产生一个响应,向从机发送器通知数据结束。从机发送器必须释放数据线,允许主机产生一个停止或重复起始条件。寻址方式7位寻址  第一个字节的头7位组成了从机地址,最低位(LSB)是第8位,它决定了传输的普通的和带重复开始条件的7位地址格式......专

5、业资料...参考...分享.....word格式...范文范例方向。第一个字节的最低位是“0”,表示主机会写信息到被选中的从机;“1”表示主机会向从机读信息,当发送了一个地址后,系统中的每个器件都在起始条件后将头7位与它自己的地址比较,如果一样,器件会判定它被主机寻址,至于是从机接收器还是从机发送器,都由R/W位决定。10位寻址  10位寻址和7位寻址兼容,而且可以结合使用。  10位寻址采用了保留的1111XXX作为起始条件(S),或重复起始条件(Sr)的后第一个字节的头7位。  10位寻址不会影响已有的7位寻址,有7位和10位地址的器件可以连接I2C总线10位地址格式到相同的I2C

6、总线。它们都能用于标准模式(F/S)和高速模式(Hs)系统。  保留地址位1111XXX有8个组合,但是只有4个组合11110XX用于10位寻址,剩下的4个组合11111XX保留给后续增强的I2C总线。  10位从机地址是由在起始条件(S)或重复起始条件(Sr)后的头两个字节组成。  第一个字节的头7位是11110XX的组合,其中最后两位(XX)是10位地址的两个最高位(MSB)。  第一个字节的第8位是R/W位,决定了传输的方向,第一个字节的最低位是“0”表示主机将写信息到选中的从机,“1”表示主机将向从机读信息。  如果R/W位是“0”,则第二个字节是10位从机地址剩下的8位;如果

7、R/W位是“1”则下一个字节是从机发送给主机的数据。编辑本段快速和高速模式快速模式  快速模式器件可以在400kbit/s下接收和发送。最小要求是:它们可以和400kbit/s传输同步,可以延长SCL信号的低电平周期来减慢传输。快速模式器件都向下兼容,可以和标准模式器件在0~100kbit/s的I2C总线系统通讯。但是,由于标准模式器件不向上兼容,所以不能在快速模式I2C总线系统中工作。快速模式I2C总线规范与标准模式相比有以下额外的特征:..

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。