计算机组成原理复习重点和题.doc

《计算机组成原理复习重点和题.doc》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、总线宽度：通常指数据总线的根数；总线特性：机械特性，电气特性，功能特性，时间特性总线带宽：总线的数据传输率，指单位时间内总线上传输数据的位数；总线复用：指同一条信号线可以分时传输不同的信号。主机：是计算机硬件的主体部分，由CPU和主存储器MM合成为主机。CPU：中央处理器，是计算机硬件的核心部件，由运算器和控制器组成。主存：计算机中存放正在运行的程序和数据的存储器，为计算机的主要工作存储器，可随机存取；由存储体、各种逻辑部件及控制电路组成。CPU：CentralProcessingUnit，中央处理机（器），是计算机硬件的核心部件，主要由运算器和控制器组

2、成。存储单元：可存放一个机器字并具有特定存储地址的存储单位。存储元件：存储一位二进制信息的物理元件，是存储器中最小的存储单位，又叫存储基元或存储元，不能单独存取。存储字：一个存储单元所存二进制代码的逻辑单位。存储字长：一个存储单元所存二进制代码的位数。存储容量：存储器中可存二进制代码的总量；（通常主、辅存容量分开描述）。机器字长：指CPU一次能处理的二进制数据的位数，通常与CPU的寄存器位数有关。指令字长：一条指令的二进制代码位数。存储容量=存储单元个数X存储字长；机器周期总线周期时钟周期的区别：时钟周期是最小单位；机器周期需要1个或多个时钟周期；指令周

3、期需要1个或多个机器周期；机器周期因涉及一个基本操作时间,可能操作总线,因此可能会包含总线周期,也可能不包含.指令周期:是CPU关键指标,指取出并执行一条指令的时间.一般以机器周期为单位,分单指令执行周期和多指令执行周期等.现在处理器大部分指令(ARM/DSP)均采用单指令执行周期。机器周期:完成一个基本操作的时间单元,如取指周期,取数周期；时钟周期:CPU晶振的工作频率的倒数1.什么是总线？总线传输有何特点？为了减轻总线负载，总线上的部件应具备什么特点？答：.总线是多个部件共享的传输部件。总线传输的特点是：某一时刻只能有一路信息在总线上传输，即分时使用

4、。为了减轻总线负载，总线上的部件应通过三态驱动缓冲电路与总线连通。集中控制优先权仲裁方式：链式查询，计时器定时查询，独立请求方式3.存储器的层次结构主要体现在什么地方？为什么要分这些层次？计算机如何管理这些层次？答存储器的层次结构主要体现在Cache-主存和主存-辅存这两个存储层次上。Cache-主存层次在存储系统中主要对CPU访存起加速作用，即从整体运行的效果分析，CPU访存速度加快，接近于Cache的速度，而寻址空间和位价却接近于主存。主存-辅存层次在存储系统中主要起扩容作用，即从程序员的角度看，他所使用的存储器其容量和位价接近于辅存，而速度接近于主

5、存。综合上述两个存储层次的作用，从整个存储系统来看，就达到了速度快、容量大、位价低的优化效果。5.35从5个方面比较程序中断方式和DMA方式的区别。（1）程序中断方式的数据传送主要依赖软件，DMA主要依赖硬件。（2）程序中断传送数据的基本单位为字或字节，DMA为数据块。（3）程序中断方式时，CPU与I/O设备并行工作，现行程序与I/O传送串行进行；DMA方式时，CPU与I/O设备并行工作，现行程序与I/O传送并行进行。（4）程序中断方式由于软件额外开销时间比较大，因此传输速度最慢；DMA方式基本由硬件实现传送，因此速度最快；（5)程序中断方式适用于中、低

6、速设备的I/O交换；DMA方式适用于高速设备的I/O交换；3.14设总线的时钟频率为8MHz，一个总线周期等于一个时钟周期。如果一个总线周期中并行传送16位数据，试问总线的带宽是多少？解；总线宽度=16位/8=2B总线带宽=8MHz×2B=16MB/s3.15在一个32位的总线系统中，总线的时钟频率为66MHz，假设总线最短传输周期为4个时钟周期，试计算总线的最大数据传输率。若想提高数据传输率，可采取什么措施？解:总线宽度=32位/8=4B时钟周期=1/66MHz=0.015µs总线最短传输周期=0.015µs×4=0.06µs总线最大数据传输率=4B/

7、0.06µs=66.67MB/s3.16在异步串行传送系统中，字符格式为：1个起始位、8个数据位、1个校验位、2个终止位。若要求每秒传送120个字符，试求传送的波特率和比特率。解：一帧=1+8+1+2=12位波特率=120帧/秒×12位=1440波特比特率=1440波特×（8/12）=960bps或：比特率=120帧/秒×8=960bps4.说明存取周期和存取时间的区别。解：存取周期和存取时间的主要区别是：存取时间仅为完成一次操作的时间，而存取周期不仅包含操作时间，还包含操作后线路的恢复时间。即：存取周期=存取时间+恢复时间12.画出用1024×4位的存

8、储芯片组成一个容量为64K×8位的存储器逻辑框图。要求将64K分成4个页面，每个