欢迎来到天天文库
浏览记录
ID:50455693
大小:1.22 MB
页数:40页
时间:2020-03-09
《数字电路基础 第3章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计3.2加法器3.3编码器3.4译码器3.5数据选择器3.6数据分配器本章小结习题第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计组合逻辑电路是指在任一时刻,电路的输出状态仅取决于该时刻各输入状态的组合,而与电路原来的输出状态无关的逻辑电路。组合逻辑电路:输出与输入之间没有反馈电路,电路不存在记忆单元:①从逻辑上讲,组合电路在任一时刻的输出状态仅由该时刻的输入状态决定,而与过去的输入状态无关。②从结构上讲,组合电路都是单纯由逻辑门组成,且输出不存在反馈路径。组合逻辑电路的一般模型3.1.1
2、组合逻辑电路的基本概念第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计一、组合逻辑电路的分析步骤(1)根据给定的逻辑电路图,写出逻辑表达式,分析每级输出与输入之间的关系;(2)化简逻辑表达式,可采用公式化简或卡诺图化简逻辑表达式;(3)由表达式列出真值表,列出输出信号与输入信号的状态;(4)对逻辑电路进行分析判断,根据真值表或表达式分析逻辑电路的功能,可以作简要的文字说明。3.1.2组合逻辑电路的分析方法第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计(1)由逻辑图写出逻辑表达式,并进行化简。(2)列出真值表,如下表所示。【例题】试分
3、析下图所示的逻辑电路的逻辑功能。二、分析举例第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计(3)电路功能描述。化简后,电路的输出信号Y只是输入信号A、B的与非运算,然后再和C相或运算的逻辑关系。只要输入信号C=1,输入信号Y一定为1;若输入信号C=0,只有当A、B全为1时,Y=0。因此当ABC=110时,Y=0;其余,Y=1。一、组合逻辑电路的设计步骤(1)分析给定的逻辑问题,列出真值表。(2)根据真值表写出组合逻辑电路的逻辑函数,并将逻辑函数化简。(3)根据最简逻辑函数,画出逻辑电路图。3.1.3组合逻辑电路的设计方法第3章组合逻辑电路及
4、其应用3.1组合逻辑电路的分析与设计【例题】试用与非门电路设计一个表决电路。设比赛中有3名裁判,当2名或2名以上裁判同意,则表决通过。解:设三名裁判分别为A、B、C,表决结果为Y。根据逻辑要求,列出真值表,如下表所示。写出逻辑表达式:画出逻辑电路图如下右图,卡诺图如下左图:第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计定义:在组合逻辑电路中,当输入信号发生改变时,输出端可能出现不正常的错误输出信号,这种现象称为竞争冒险。一、竞争冒险的原因组合逻辑电路中产生的竞争冒险是由于门电路的延时作用产生的。信号在门电路传输过程中,需要一定的时间,虽然这
5、个时间很短,但会对电路中的输出信号产生错误的影响。3.1.4组合逻辑电路中的竞争冒险如下图所示的逻辑函数为的与门电路将产生竞争冒险:(a)逻辑图(b)波形图第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计二、消除竞争冒险的方法毛刺很窄,因此常在输出端对地并接滤波电容C,或在本级输出端与下级输入端之间,串接一个积分电路,可将尖峰脉冲消除。但C或R、C的引入会使输出波形边沿变斜,故参数要选择合适,一般由实验确定。(1)接入滤波电容法加滤波电路排除冒险第3章组合逻辑电路及其应用3.1组合逻辑电路的分析与设计毛刺仅发生在输入信号变化的瞬间,因此在这段
6、时间内先将门封锁,待电路进入稳态后,再加选通脉冲使输出门电路开门。这样可以抑制尖峰脉冲的输出。该方法简单易行,但选通信号的作用时间和极性等一定要合适。(2)引入选通脉冲法(3)修改逻辑设计法--增加冗余项只要在其卡诺图上两卡诺圈相切处加一个卡诺圈,即增加了一个冗余项,就可消除逻辑冒险。第3章组合逻辑电路及其应用3.2加法器加法器是数字逻辑中的一种最基本的算术运算电路,可以实现二进制的加法运算。实际上,计算机中的运算器是一种规模更大、功能更多的算术逻辑运算单元,其基本原理与加法器相似。算术运算中的加、减、乘、除四则运算在数字电路中往往都是将其转化为加法
7、运算来实现的,因此,加法器是算术运算的核心电路。半加器全加器多位加法器二进制并行加/减运算器加法器第3章组合逻辑电路及其应用3.2.1半加器(a)逻辑图(b)逻辑符号3.2加法器两个1位二进制数进行加法运算的逻辑电路,称为半加器。半加运算后所得到的结果为和数与进位。逻辑表达式:第3章组合逻辑电路及其应用3.2.2全加器3.2加法器全加器:由三个二进制位相加求得和及进位的逻辑电路。逻辑表达式:(a)逻辑图(b)逻辑符号第3章组合逻辑电路及其应用实现多位二进制相加的电路称为加法器,按各位相加的方式不同可分为串行进位加法器和超前进位加法器。集成二进制4位超
8、前进位全加器74LS283的引脚图3.2加法器3.2.3多位加法器全加器的逻辑图与逻辑符号第3章组合逻辑电路
此文档下载收益归作者所有