EDA技术及应用-VHDL版 第三版 教学课件 作者 潭会生 第4-7章第5章.ppt

《EDA技术及应用-VHDL版 第三版 教学课件 作者 潭会生 第4-7章第5章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第5章EDA实验开发系统5.1通用EDA实验开发系统概述5.2GW48型EDA实验开发系统的使用5.1通用EDA实验开发系统概述5.1.1EDA实验开发系统的基本组成根据EDA实验开发系统的基本功能，其基本组成一般包括：①实验开发所需的各类基本信号发生模块，如多组时钟信号、脉冲信号、高低电平信号等；②CPLD/FPGA输出信号驱动显示模块，包括数码管或液晶显示、发光管显示、声响显示等；③监控程序模块，如提供“电路重构软配置”的单片机系统等；④目标芯片适配座以及CPLD/FPGA目标芯片和编程下载电路；⑤其他转换电路系统及

2、各种扩展接口。5.1.2EDA实验开发系统的性能指标为了满足EDA实验和开发进行硬件验证或演示需要，作为一个比较好的EDA实验开发系统，其基本性能指标应满足如下要求：(1)能提供足够的实验开发所需的各类基本信号发生模块，如高频、中频、低频等各个频段的多组时钟信号，并且系统的最高工作频率应在50 MHz以上，具有多组正、负脉冲信号，具有10个以上的高、低电平开关，具有多组BCD编码开关等。(2)能提供足够的CPLD/FPGA输出信号驱动显示模块，包括数码管或液晶显示、发光管显示、声响显示等，对于数码管的显示应具有7段直显、

3、外部译码后显示以及数据动态扫描显示。(3)主系统应用了“多任务重配置Reconfiguration”技术，可通过控制按键随意改变系统的硬件连接结构，以满足不同实验和开发设计的应用需要。(4)系统具有通用编程能力，可通过单一编程线而不需作任何切换就可对3～5家主流公司的FPGA/CPLD进行识别和编程下载。(5)系统除具有丰富的实验资源外，还应有扩展的A/D、D/A、VGA视频、PS/2接口、RS232通信、单片机独立用户编程下载接口、100 MHz高频时钟源等EDA实验接口。(6)具有焊接技术规范性、主板用料高速高密性、

4、系统承受的上限频率高、电路抗干扰性强、电磁兼容性良好等。5.1.3通用EDA实验开发系统的工作原理作为通用EDA实验开发系统，必须满足几个基本条件：①能够使用多个世界主流厂家的CPLD/FPGA的芯片；②具有“电路重构软配置”，能够利用在系统微处理器对I/O口进行任意定向设置和控制，从而实现CPLD/FPGA目标芯片I/O口与实验输入/输出资源可以以各种不同方式连接来构造形式各异的实验电路的目的；③具有万能通用插座；④具有通用编程能力。其中“电路重构软配置”和万能通用插座是关键。通用EDA实验开发系统能满足使用不同厂家芯

5、片进行各种EDA实验和开发的需要，其实现原理为：运用“电路重构软配置”的设计思想，实现CPLD/FPGA目标芯片I/O口与实验输入/输出资源可以各种不同方式连接来构造形式各异的实验电路的目的，而在不同的运行模式下，目标芯片I/O口与实验输入/输出资源对应的连接关系则通过实验电路结构图来表示。通过使用万能通用插座而建立不同厂家不同芯片管脚号与通用万能插座的插座号的对照表，建立变化的I/O资源与特定的芯片管脚编号的联系。其实现步骤为：变化的I/O资源→电路结构图→插座号→管脚对照表→特定的芯片管脚号，其中万能插座的插座号是二

6、者联系的桥梁。5.1.4通用EDA实验开发系统的使用方法根据前述的通用EDA实验开发系统的工作原理，我们可得到使用通用EDA实验开发系统的基本步骤如下：(1)根据所设计的实体的输入和输出要求，从实验电路结构图中选择合适的实验电路结构图，并记下对应的实验模式。(2)根据所选的实验电路结构图、拟采用的实验或开发芯片的型号以及系统结构图信号名与芯片引脚对照表，确定各个输入和输出所对应的芯片引脚号，并将有关信息填入芯片引脚的锁定过程表格中，以供设计中的有关步骤使用。(3)进入EDA设计中的编程下载步骤时，首先在EDA实验开发系统

7、断电的情况下，将EDA实验开发系统的编程下载接口，通过实验开发系统提供的编程下载线(比如并行下载接口扁平电缆线、USB下载线)与计算机的有关接口(比如打印机并行接口、USB接口)连接好，并将有关选择开关置于所要求的位置，然后接通EDA实验开发系统的输入电源，打开EDA实验开发系统上的电源开关，这时即可进行编程下载的有关操作。(4)编程下载成功后，首先通过模式选择键将实验模式转换到前面选定的实验模式。若输入和输出涉及时钟、声音、视频等信号，还应将相应部分的短路帽或接口部分连接好。之后输入设计实体所规定的各种输入信号，即可进

8、行相应的实验。5.2GW48型EDA实验开发系统的使用5.2.1GW48型EDA实验开发系统介绍1.系统主要性能及特点(1) GW48系统设有通用的在系统编程下载电路，可对Lattice、Xilinx、Altera、Vantis、Atmel和Cypress等世界六大PLD公司的各种ISP编程下载方式或现场配置的CPL