数字电子技术 教学课件 作者 邱寄帆　唐程山2 1_21.ppt

《数字电子技术 教学课件 作者 邱寄帆　唐程山2 1_21.ppt》由会员上传分享，免费在线阅读，更多相关内容在应用文档-天天文库。

1、第5章时序逻辑电路5.1.3寄存器的应用实例5.1.1数码寄存器5.1.2移位寄存器5.1寄存器返回结束放映7/21/20211复习触发器按触发方式分类？各自特点？触发器按逻辑功能分类？各自功能表？7/21/20212定义：时序逻辑电路在任何时刻的输出不仅取决于该时刻的输入，而且还取决于电路的原来状态。电路构成：存储电路（主要是触发器，必不可少）组合逻辑电路（可选）。时序逻辑电路的状态是由存储电路来记忆和表示的。第5章时序逻辑电路时序逻辑电路的结构框图按各触发器接受时钟信号的不同分类：同步时序电路：各触发器状态的变化都在同一时钟信号作用下同时发生。

2、异步时序电路：各触发器状态的变化不是同步发生的，可能有一部分电路有公共的时钟信号，也可能完全没有公共的时钟信号。本章内容提要：时序逻辑电路基本概念、时序逻辑电路的一般分析方法；异步计数器、同步计数器、寄存器与移位寄存器的基本工作原理；重点介绍几种中规模集成器件及其应用、介绍基于功能块分析中规模时序逻辑电路的方法。7/21/202141.寄存器通常分为两大类：5.1寄存器数码寄存器：存储二进制数码、运算结果或指令等信息的电路。移位寄存器：不但可存放数码，而且在移位脉冲作用下，寄存器中的数码可根据需要向左或向右移位。2.组成：触发器和门电路。一个触发器

3、能存放一位二进制数码；N个触发器可以存放N位二进制数码。7/21/202153.寄存器应用举例：(1)运算中存贮数码、运算结果。(2)计算机的CPU由运算器、控制器、译码器、寄存器组成，其中就有数据寄存器、指令寄存器、一般寄存器。4.寄存器与存储器有何区别?寄存器内存放的数码经常变更，要求存取速度快，一般无法存放大量数据。（类似于宾馆的贵重物品寄存、超级市场的存包处。）存储器存放大量的数据，因此最重要的要求是存储容量。（类似于仓库）7/21/20216数码寄存器具有接收、存放、输出和清除数码的功能。在接收指令（在计算机中称为写指令）控制下，将数据送

4、入寄存器存放；需要时可在输出指令（读出指令）控制下，将数据由寄存器输出。5.1.1数码寄存器图5-1单拍工作方式的数码寄存器返回仿真1．由D触发器构成的数码寄存器（1）电路组成CP：接收脉冲（控制信号输入端)输出端数码输入端7/21/20217（2）工作原理当CP↑时，触发器更新状态，Q3Q2Q1Q0=D3D2D1D0，即接收输入数码并保存。单拍工作方式：不需清除原有数据，只要CP↑一到达，新的数据就会存入。常用4D型触发器74LS175、6D型触发器74LS174、8D型触发器74LS374或MSI器件等实现。7/21/202182．由D型锁存器

5、构成的数码寄存器（1）锁存器的工作原理图5-2锁存器送数脉冲CP为锁存控制信号输入端，即使能信号（电平信号）。工作过程：①当CP=0时，Q=D，电路接收输入数据；即当使能信号到来（不锁存数据）时，输出端的信号随输入信号变化；②当CP=1时，D数据输入不影响电路的状态，电路锁定原来的数据。即当使能信号结束后（锁存），数据被锁住，输出状态保持不变。7/21/20219（2）集成数码锁存器74LS373图5-38D型锁存器74LS373(a)外引脚图(b)逻辑符号7/21/202110表5-18D型锁存器74LS373功能表7/21/2021115.1.

6、2移位寄存器返回移位寄存器除了具有存储数码的功能外，还具有移位功能。移位功能：寄存器中所存数据，可以在移位脉冲作用下逐位左移或右移。在数字电路系统中，由于运算（如二进制的乘除法）的需要，常常要求实现移位功能。7/21/202112图5-44位右移位寄存器1．单向移位寄存器单向移位寄存器，是指仅具有左移功能或右移功能的移位寄存器。（1）右移位寄存器①电路组成仿真串行输入同步时序逻辑电路7/21/202113②工作过程（仿真运行图5－4电路。）将数码1101右移串行输入给寄存器（串行输入是指逐位依次输入）。在接收数码前，从输入端输入一个负脉冲把各触发器

7、置为0状态（称为清零）。③状态表表5-24位右移位寄存器状态表CP顺序输入DSR输出Q0Q1Q2Q30100001110002011003101104010115001016000107000018000007/21/202114④时序图图5-54位右移位寄存器时序图并行输出串行输出7/21/202115图5-64位左移位寄存器（2）左移位寄存器仿真串行输入异步清零7/21/202116②工作过程（仿真运行图5－6电路。）将数码1011左移串行输入给寄存器。在接收数码前清零。③状态表表5-3　4位左移位寄存器状态表CP顺序输入DSR输出Q0Q1Q2

8、Q30100001000012100103101014010115001106011007010008000007/21/