EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt

EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt

ID:50300055

大小:780.50 KB

页数:37页

时间:2020-03-07

EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt_第1页
EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt_第2页
EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt_第3页
EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt_第4页
EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt_第5页
资源描述:

《EDA技术与Verilog设计 教学课件 作者 王金明 冷自强 编著 教案第13章.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第13章数字设计实例◆直接数字频率合成器◆基于FPGA实现点阵液晶显示控制◆UART异步串行接口◆VGA彩条信号发生器◆VGA图像显示控制器◆信道编译码器◆CRC校验码内容数字设计实例13.1直接数字频率合成器13.1.1DDS原理与顶层设计DDS的基本结构如图所示,主要由相位累加器、加法器、波形存储ROM、D/A转换器组成。DDS结构图其中K为频率控制字,P为相位控制字。设fc为参考时钟频率,N为相位累加器的字长,M为ROM数据位和D/A转换器的字长。相位累加器在时钟fc的控制下以步长K累加,输出的N位二进制码经过处理(截断处理)后与相位控制字相加,结果作为RO

2、M的输入地址,对波形ROM寻址。ROM中输出的M位的幅度码经D/A转换后就可得到合成波形。合成信号的波形取决于ROM中存储的幅度码,因此可以用DDS产生任意波形。DDS顶层设计图中加法器add32和寄存器reg32构成了相位累加器,加法器add12和寄存器reg12构成了相位调制器。乘法器mult用于调节DDS的步进频率,频率控制字和相位控制字分别由单片机控制键盘输入,锁相环输出40MHz的频率。波形存储器sin_rom的输出和D/A转换器相连。13.1.2ROM初始化数据文件生成初始化数据文件格式有2种:MemoryInitializationFile(.mif

3、)格式文件,或Hexadecimal(Intel-Format)File(.hex)格式文件。生成初始化数据文件的方法通常有下面几种。(1)建立.mif格式文件(2)建立hex格式文件(3)其他方法13.1.3宏功能模块的定制选择ROM数据线地址线宽度添加数据文件13.1.4使用嵌入式逻辑分析仪在线测试QuartusII软件具有SignalTapII嵌入式逻辑分析仪,它提供了一种对器件进行实时测试的手段。SignalTapII嵌入式逻辑分析仪可以随设计文件一起下载到目标芯片中,用以捕捉目标芯片中设计者感兴趣的信号节点处的信息,而不影响芯片的正常工作。SignalT

4、apII将测得的样本信号暂存于目标芯片的片内RAM(如ESB、M4K)中,然后通过器件的JTAG端口和ByteBlasterII编程线将采得的信息传出,送入计算机进行分析。(1)新建SignalTapII文件SignalTapII编辑窗(2)调入待测信号为了调入待测信号名,在下栏的空白处双击,即弹出如图所示的“NodeFinder”对话框,根据需要在“Filter”中选择感兴趣的类,然后单击“List”按钮,即在左栏出现与此工程相关的所有信号,可将欲查看的信号调入SignalTapII信号观察窗口。(3)设置信号单击全屏按钮和窗口左下角的“Setup”选项卡,即出

5、现如图13.14所示的全屏编辑窗口。(4)SignalTapII文件存盘选择菜单“Assignments”中的“Settings”,在Category栏中选择“SignalTapIILogicAnalyzer”.在“SignalTapIIFile”栏中选中已存盘的SignalTapII文件名,并选中“EnableSignalTapIILogicAnalyzer”,单击“OK”按钮。(5)编译下载选择菜单“Processing”中的“StartCompilation”,启动全程编译。编译结束后,SignalTapII的观察窗通常会自动打开,若没有打开,可选择菜单“T

6、ools”中的“SignalTapIILogicAnalyzer”打开。打开试验开发系统的电源,连接JTAG编程接口,设定通信模式。通过“Setup”按钮选择硬件通信模式:ByteBlasterII或ByteBlasterMV。然后单击下方的“Device”栏的ScanChain按钮,对试验板进行扫描。如果在栏中出现FPGA的型号,表示系统JTAG通信正常,可以进行下载。最后在SOFManager中选择下载文件,单击下载图标,在左上角观察下载信息。(6)启动SignalTapII进行测试单击Instance名“sin_stp”,再单击“AutorunAnalysi

7、s”按钮,即启动了SignalTapII,通常会自动弹出“Data”页,这时就能在SignalTapII数据窗口中观察来自FPGA内部的实时信号。13.2FPGA实现点阵液晶显示控制13.2.1GDM12864的结构及指令GDM12864A原理简图“写数据”时序图指令名称控制信号控制代码RSR/WD7D6D5D4D3D2D1D0显示开关设置000011111D显示起始行设置0011L5L4L3L2L1L0页面地址设置0010111P2P1P0列地址设置0001C5C4C3C2C1C0读取状态字01busy0on/offreset0000写显示数据10数据控制指令功

8、能表13.

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。