电子技术 第2版 教学课件 作者 陈庆礼 第六章.ppt

《电子技术 第2版 教学课件 作者 陈庆礼 第六章.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、电子技术第6章组合逻辑电路1逻辑电路组合逻辑电路时序逻辑电路现时的输出仅取决于现时的输入除与现时输入有关外还与原状态有关组合逻辑电路本章任务组合逻辑电路分析组合逻辑电路设计21.由给定的逻辑图写出逻辑关系表达式。分析步骤：2.用逻辑代数对逻辑表达式进行化简。3.列出逻辑状态表。电路结构输入输出之间的逻辑关系§组合逻辑电路分析分析设计4.分析逻辑状态表并说明电路的逻辑功能.3例：分析下图的逻辑功能。&&&&ABF4例的逻辑状态表相同为“0”不同为“1”异或门逻辑符号=1ABF5例：分析下图的逻辑功能。&&&ABF6相同为“1”不同为“0”同或

2、门的逻辑符号例的逻辑状态表=1ABF7例分析下图的逻辑功能。&2&3&4AMB1F=101被封锁118&2&3&4AMB1F=010被封锁1选通电路9任务要求简单又可靠的逻辑电路1.指定实际问题的逻辑含义,列出逻辑状态表.3.用逻辑代数对逻辑表达式进行化简。4.列出逻辑状态表并画出逻辑电路图。设计步骤：§组合逻辑电路设计设计2.写出逻辑表达式。10加法运算的基本规则：（1）逢二进一。（2）最低位是两个数最低位的相加，不需考虑进位。（3）其余各位都是三个数相加，包括加数、被、加数和低位来的进位。（4）任何位相加都产生两个结果：本位和、向高位的

3、进位。1.加法器的设计11加法器11011001+举例：A=1101,B=1001,计算A+B01101001112例4.2.1半加器：半加运算不考虑从低位来的进位A---加数；B---被加数；S---本位和；C---进位。真值表13半加器的逻辑状态表表14逻辑电路图半加器ABCS逻辑符号=1&ABSC①　利用异或门实现15②　利用与非门实现16例全加器：ai---加数；bi---被加数；ci-1---低位的进位；si---本位和；ci---进位。逻辑状态表见下页相加过程中，既考虑加数、被加数又考虑低位的进位位。17逻辑电路图逻辑符号1

4、819①　可以由异或门、与门和或门实现20所以：②可以由半加器和或门实现半加器的输出：因为：21逻辑电路图逻辑符号半加器的输出：可以由半加器和或门实现222.全加器74LS183的管脚图1An1Bn1Cn-11Cn1Sn11474LS1832Cn-12cn2sn2An2BnVccGND23应用举例：用一片74LS183构成两位串行进位全加器。bncn-1sncn全加器anbncn-1sncn全加器anA2A1B2B1D2D1C串行进位24例：设计三人表决电路（A、B、C）。每人一个按键，如果同意则按下，不同意则不按。结果用指示灯表示，多数同

5、意时指示灯亮，否则不亮。1.首先指明逻辑符号取“0”、“1”的含义。三个按键A、B、C按下时为“1”，不按时为“0”。输出量为F，多数赞成时是“1”，否则是“0”。2.根据题意列出逻辑状态表。25逻辑状态表3.26按功能分为：编码器、译码器、数据选择器、数据分配器、全加器、比较器、奇偶发生器和校验器等组合逻辑集成电路分类：§常用集成组合逻辑电路及组件27所谓编码就是赋予选定的一系列二进制代码以固定的含义，并代表某种输入。n个二进制代码（n位二进制数）有2n种不同的组合，可以表示2n个信号。（1）二进制编码器将一系列信号状态编制成二进制代码。

6、1．编码器28例：用与非门组成三位二进制编码器---八线-三线编码器设八个输入端为I０I７，八种状态，与之对应的输出设为Ｙ1、Ｙ2、Ｙ3，共三位二进制数。设计编码器的过程与设计一般的组合逻辑电路相同，首先①要列出状态表，然后②写出逻辑表达式③进行化简，最后④画出逻辑图。29①　状态表②写出逻辑表达式30同理：约束条件:任何输入不能同时为1.31优先编码器常用于优先中断系统和键盘编码。与普通编码器不同，优先编码器允许多个输入信号同时有效，但它只按其中优先级别最高的有效输入信号编码，对级别较低的输入信号不予理睬。常用的MSI优先编码器有10-

7、4线(如74LS147)、8-3线(如74LS148)。74LS148二进制优先编码器的管脚图和功能表如下所示。(2)8-3线优先编码器3274LS148管脚排图列33输入输出001111111111010×0111111110010××011111101010×××01111100010××××0111011010×××××011010010××××××01001010×××××××000001011111111111101××××××××1111174LS148状态表34低电平有效，各引出端功能如下：为状态信号输入端，低电平有效的优先级

8、别最高，的级别最低为代码(反码)输出端，为最高位；为使能输出端和优先标志输出端，主要用于级联和扩展。当=1时，电路禁止编码，输出均为高电平；为使能(允许)输入端，低电平有效；当=