EDA第四章VHDL设计初步.ppt

《EDA第四章VHDL设计初步.ppt》由会员上传分享，免费在线阅读，更多相关内容在工程资料-天天文库。

1、可编程逻辑器件特点1.集成度高，可靠性好，体积小，容量大2.处理速度快，保密性好。3.该类器件的逻辑功能由用户设计4.开发方便，可扩展能力强，升级容易5.可在现场编程，实时检验6.开发周期短，效率高，设计制造成本低7.已成为最流行的设计芯片之一8.按国际规范开发工具设计，先进，通用可编程逻辑器件特点用户可反复编程，在外围电路不动的情况下，更改软件可实现不同的功能。电路设计人员在很短的时间内就可完成电路的输入、编译、优化、仿真，最后芯片的制作STEP1：建立工作库文件夹STEP2：输入设计项目原理图/VHDL文本代码STEP3：存盘，注意原理图/文本取名STEP4：将设计项目设置成Proje

2、ctSTEP5：选择目标器件STEP11：硬件测试STEP9：引脚锁定并编译STEP8：仿真测试和波形分析STEP7：建立仿真波形文件STEP6：启动编译STEP10：编程下载/配置VHDL文本输入设计流程【例4-1】ENTITYmux21aISPORT(a,b:INBIT;s::INBIT;y::::OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISBEGINy<=aWHENs='0'ELSEb;ENDARCHITECTUREone;实体结构体4.1多路选择器VHDL描述图4-1mux21a实体图4-2mux21a结构体4.1.12选1多路

3、选择器的VHDL描述4.1.12选1多路选择器的VHDL描述【例4-2】ENTITYmux21aISPORT(a,b:INBIT;s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21aISSIGNALd,e:BIT;BEGINd<=aAND(NOTS);e<=bANDs;y<=dORe;ENDARCHITECTUREone;4.1.12选1多路选择器的VHDL描述【例4-3】ENTITYmux21aISPORT(a,b,s:INBIT;y:OUTBIT);ENDENTITYmux21a;ARCHITECTUREoneOFmux21

4、aISBEGINPROCESS(a,b,s)BEGINIFs='0'THENy<=a;ELSEy<=b;ENDIF;ENDPROCESS;ENDARCHITECTUREone;4.1.2VHDL相关语句说明1.实体表达【例4-4】ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDENTITYe_name;或：ENTITYe_nameISPORT(p_name:port_mdata_type;...p_namei:port_midata_type);ENDe_name;4.1.2VHDL相关语句

5、说明2.实体名3.PORT语句和端口信号名4.端口模式INOUTINOUTBUFFER回读5.数据类型BIT,[1,0]STD_logic,[1,0,h,l,U,X,W，Z,-]BOOLEAN,[ture,false]Integer[0~]4.1.2VHDL相关语句说明6.结构体表达【例4-5】ARCHITECTUREarch_nameOFe_nameIS(说明语句)BEGIN(功能描述语句)ENDARCHITECTUREarch_name；或：ARCHITECTUREarch_nameOFe_nameIS(说明语句)BEGIN(功能描述语句)ENDarch_name；7.信号传输(赋值)

6、符号和数据比较符号4.1.2VHDL相关语句说明8.逻辑操作符AND、OR、NOT9.IF_THEN条件语句10.WHEN_ELSE条件信号赋值语句赋值目标<=表达式WHEN赋值条件ELSE表达式WHEN赋值条件ELSE...表达式；11.PROCESS进程语句和顺序语句12.文件取名和存盘4.1.3VHDL设计的基本概念和语句小节数据类型信号赋值符条件比较符延时实体结构体端口定义端口模式逻辑操作符IF条件语句并行条件语句进程语句顺序语句并行语句文件取名文件存盘4.2寄存器描述及其VHDL语言现象4.2.1D触发器的VHDL描述【例4-6】LIBRARYIEEE;USEIEEE.STD_

7、LOGIC_1164.ALL;ENTITYDFF1ISPORT(CLK:INSTD_LOGIC;D:INSTD_LOGIC;Q:OUTSTD_LOGIC);END;ARCHITECTUREbhvOFDFF1ISSIGNALQ1:STD_LOGIC;--类似于在芯片内部定义一个数据的暂存节点BEGINPROCESS(CLK)BEGINIFCLK'EVENTANDCLK='1'THENQ1<=D;ENDIF;Q<=Q1;--