数字电子技术 教学课件 作者 正萍 等编著第2章 集成逻辑门电路.ppt

《数字电子技术 教学课件 作者 正萍 等编著第2章 集成逻辑门电路.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第二章门电路第一节概述门电路的概念：用以实现基本和常用逻辑运算的电子电路称为逻辑门（电路）。例如实现与运算的门电路称为与门等，常见门电路为与门、或门、非门、与非、或非、与或非、异或门，它是构成数字电路（系统）的最基本单元电路。逻辑变量与两状态开关在二值逻辑中，逻辑变量的取值不是0就是1，在数字电路中，与之对应的是电子开关的两种状态。半导体二极管、三极管和MOS管，则是构成这种电子开关的基本开关元件。第二章门电路第一节概述高低电平实现的基本原理电路在电子电路中，用高、低电平分别表示二值逻辑的“1”和“0”两种逻辑状态

2、。获得高、低电平的基本原理如图所示。开关S可用半导体开关器件实现。三、高低电平和正负逻辑高电平和低电平是两种状态，是两个不同的可以截然区别开来的电压范围。一般将2.4～5V范围内的电压，称为高电平，用UH表示，而0～0.8V范围内的电压，称为低电平，用UL表示。正逻辑和负逻辑：在数字电路中，用1表示高电平，用0表示低电平，称为正逻辑赋值，简称正逻辑，如果用0表示高电平，用1表示低电平，称为负逻辑赋值，简称负逻辑，若无特殊说明，一般使用正逻辑。第二章门电路第一节概述四、分立元件门电路和集成门电路分立元件门电路：用分立

3、元件和导线连接起来构成门电路集成门电路：把构成门电路的元器件和连线都制作在一块半导体芯片上，在封装起来，构成集成门电路，现在使用最多的是CMOS和TTL集成门电路第二章门电路第一节概述五、数字集成电路的集成度（小规模、中规模、大规模、超大规模）第二节二极管和三极管和MOS管的开关特性一、静态特性断开时，无论UAK在多大范围内变化，其等效电阻ROFF为无穷大。电流IOFF为零闭合时，无论流过电流在多大范围内变化，其等效电阻RON为零。电压UAK为零二、动态特性开通时间：开关S由断开状态转换到闭合状态不需要时间，可以瞬

4、间完成。关断时间：开关S由闭合状态转换到断开状态不需要时间，可以瞬间完成。客观世界中，这种理想开关不存在，日常生活中的乒乓开关、继电器、接触器等，静态特性接近理想开关，但是动态特性很差。半导体二极管、三极管和MOS管做开关使用是，静态特性不如机械开关，但其动态特性却是机械开关无法比拟的。2.1.1理想开关的开关特性2.1二极管的开关特性半导体二极管具有单向导电特性，它可相当于一个受外加电压极性控制的开关。图2.1所示二极管的开关状态转换不可能瞬时完成，从正向导通到反向截止要经历一个恢复过程，而从反向截止到正向导通的

5、时间很小。如图2.1所示2.1.2三极管的开关特性从三极管的输出特性可知，其工作状态有饱和、放大和截止。当输入高电平（+VCC）时，三极管工作在饱和状态（开通），输出电平为低。当输入低电平（0V）时，三极管工作在截止状态（关闭），此时输出电平为高。三极管的静态开关特性和动态开关特性与二极管相似，动态开关特性：图2.3开启时间、关闭时间、理想特性、实际特性2.2分立元件门电路——二极管与门1.简单的二极管与门电路如图所示。2.工作原理当输入端A、B的电平为低时，输出电平为低。当输入A、B中有一个为低电平时，输出电平仍

6、为低。当输入端A、B的电平为高时，输出电平为高。分立元件门电路——二极管或门1.由二极管构成的或门电路如图所示。2.工作原理当输入端A、B的电平为低时，输出电平为低。当输入A、B中有一个为低电平时，输出电平为高当输入端A、B的电平为高时，输出电平仍为高。三极管非门（反相器）1.由三极管构成的非门电路如图所示2.工作原理当输入高电平时，三极管工作在饱和状态，输出电平为低。当输入低电平时，三极管工作在截止状态，此时输出电平为高。写出真值表复合逻辑门电路——或非、与非门或非门与非门TTL与非门电路输入级由多发射极晶体管T

7、1和基极电组R1组成，它实现了输入变量A、B、C的与运算输出级：由T3.T4.T5和R4.R5组成其中T3.T4构成复合管，与T5组成推拉式输出结构。具有较强的负载能力中间级是放大级，由T2.R2和R3组成，T2的集电极C2和发射极E2可以分提供两个相位相反的电压信号2.2TTL门电路TTL与非门工作原理0.3V3.6V3.6V输入端至少有一个接低电平T1管:A端发射结导通，Vb1=VA+Vbe1=1V，其它发射结均因反偏而截止.5-0.7-0.7=3.6VVb1=1V,所以T2.T5截止,VC2≈Vcc=5V,

8、T3：微饱和状态。T4：放大状态。电路输出高电平为：3.6V输入端全为高电平3.6V3.6V0.3V3.6VT1:Vb1=Vbc1+Vbe2+Vbe5=0.7V×3=2.1VT3：Vc2=Vces2+Vbe5≈1V，使T3导通，Ve3=Vc2-Vbe3=1-0.7≈0.3V，使T4截止。T5：深饱和状态，因此输出为逻辑低电平VOL=0.3VT2：饱和状态发射