单片机原理及应用 教学课件 作者 谢辉 主编 黄滔 李焱 副主编第6单元单片机并行总线扩展.ppt

《单片机原理及应用 教学课件 作者 谢辉 主编 黄滔 李焱 副主编第6单元单片机并行总线扩展.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、第6单元单片机并行总线扩展理解并行扩展总线的方法。了解程序存储器和数据存储器的基本知识。掌握存储器扩展的典型方法。理解单片机简单I/O口和可编程I/O口的基本概念。掌握用TTL芯片进行输入/输出口和总线驱动器的扩展方法及基本程序的编制。理解81C55可编程并行接口的基本功能。掌握81C55芯片和单片机的典型连接电路及I/O接口程序的编制。应知应会要求：单片机片内集成了计算机最基本的功能部件，如CPU、RAM、ROM、中断、定时/计数器、并行口和串行口等，结构紧凑、使用简单，在一些功能要求较简单的场合，直接使用单

2、片机的片内资源及少量的外接电路就可以进行控制。对于较复杂的场合，还是需要对单片机系统进行扩展，以弥补片内硬件资源的不足。本单元主要介绍并行总线扩展技术，包括存储器的扩展和I/O接口扩展。6.1并行扩展总线单片机并行扩展总线遵守三总线原则（地址总线AB、数据总线DB、控制总线CB），所有外部芯片都通过这三组总线进行扩展。6.1.1并行扩展总线方法图6-1单片机并行扩展总线单片机由于受引脚数的限制，在进行并行总线扩展时，P0口和P2口固定地用来充当地址总线和数据总线，不再作为I/O口使用。地址总线由P0口提供的低8

3、位地址A7~A0和P2口提供的高8位地址A15~A8组成，总宽度为16位；数据总线D7~D0由P0口提供，宽度为8位；控制总线ALE、、、、等信号组成。其中，ALE作地址锁存选通信号，实现低8位地址的锁存（P0口是数据、地址分时复用）；作程序存储器的读选择信号；作内外程序存储器的选择信号，=0，只访问外部程序存储器，外部程序存储器地址从0000H开始设置；=1，内外存储器统一编址，单片机执行内部程序存储器中的命令，超出内部ROM地址范围，则自动执行片外程序存储器中的命令。/作外部数据存储器和I/O接口的读/写选

4、通信号，当执行片外数据存储器和I/O口的操作指令MOVX时，这两个信号自动生成。注意，在实际应用中，可根据系统扩展的需要来确定P2口需要引出的口线数，有时也可不需要P2口线。常用的地址锁存器主要有74LS273、74LS373、8282等。74LS373是8D三态同相锁存器，其引脚图和功能表如图6-2所示。当门控端G输入正脉冲，且输出控制低电平有效时，D端的数据被锁存到锁存器的输出端，当G为低电平时，输出Q保持不变；当为高电平时，输出Q是高阻态。图6-274LS373引脚图和功能表6.1.2地址译码方法单片机扩

5、展多片外围芯片时，CPU是根据地址访问这些外围芯片的，即由地址线上的信息来选中相应的外围芯片的对应单元进行读写操作。CPU发出的地址信号必须实现两种选择，首先是对芯片的选择，也称为片选，由高位地址线通过译码电路产生，这是需要自行设计的部分；被选中的芯片单元地址由低位地址译码确定，这部分译码电路不需用户设计。片选信号产生的方法主要有线选法、全译码法和部分译码法等。1.线选法线选法就是直接将系统高位地址线连接到所扩展芯片的片选端，作为芯片的片选信号，一般一根地址线对应一个片选端。片选端一般以、等符号表示，低电平有效

6、。扩展外围芯片时，所用地址线最多为A0~Ai，则片选线为A15~Ai+1。例如，i=12，则只有A15、A14、A13可作为片选信号。图6-3所示为线选法扩展三片存储器，各芯片对应的地址范围分别是：6000H~7FFFH、0A000H~0BFFFH、0C000H~0DFFFH，每块芯片所占地址空间均为8KB，地址范围的具体分析方法可参见6.2节存储器扩展。线选法不需另加外围译码电路，结构简单，但各芯片间地址空间不连续，同时不能充分利用CPU的最大地址空间，适用于比较简单的系统扩展。图6-3线选法示意图2.全译码

7、法全译码法是将片内选址后剩余的高位地址线全部参与对芯片的译码，译码器的输出再作为芯片的片选信号。其输入地址线N与输出状态M之间的关系为，即2根地址线可以译出4种状态，3根地址线可以译出8种状态，以此类推。常用的译码芯片有74LS139（双2/4译码器）、74LS138（3/8译码器）和74LS154（4/16译码器）。图6-474LS138引脚图表6-174LS138功能表控制端编码端输出E3CBA~10000011111110（仅有效）10000111111101（仅有效）10001011111011（仅有效

8、）10001111110111（仅有效）10010011101111（仅有效）10010111011111（仅有效）10011010111111（仅有效）10011101111111（仅有效）非上述情况×××11111111（全无效）图6-5为用74LS138译码器实现的4KB×3片的全译码电路。74LS138译码器的编码端C、B、A分别接A14、A13、A12，输出端仅用3根，、、分