欢迎来到天天文库
浏览记录
ID:50066211
大小:890.50 KB
页数:66页
时间:2020-03-08
《半导体器件物理 教学课件 作者 顾晓清 王广发 七.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库。
1、第7章半导体表面特性及MOS电容7.1半导体表面和界面结构7.2表面势7.3MOS结构的电容—电压特性7.4MOS结构的阈值电压7.5习题●——本章重点硅-二氧化硅界面中存在的不利因素和消除措施MOS结构中C-V曲线揭示了氧化层等器件质量性能阈值电压表征半导体表面反型状态,它是MOS器件的基础7.1半导体表面和界面结构半导体器件的特性与半导体表面特征性质有特别重要的联系。在超、特大集成电路迅速发展的今天,半导体器件的制造相当多是在很薄的一层表面内完成的(几个微米甚至更小),因而,如何有效控制和完善半导体的表面质量,从而进一步利
2、用半导体表面效应,可用来制造例如MOS(金属-氧化物-半导体)器件、CCD(电荷耦合器件)、LED(发光二极管)、LCD(液晶显示)、半导体激光等表面发光器件,以及太阳能电池等表面感应器件。理想表面(清洁表面)原子完全有规则排列所终止的一个平面。表面排列整齐的硅原子与体内的硅原子形成共价键,但由于表面价键处于所谓“悬挂键”的空置状态,其状态极其不稳定,表面很容易吸附一些其他原子例如空气中的氧原子而形成氧化层。真实表面用物理或化学方法形成的半导体表面,暴露在空气中,存在氧化层或吸附其他原子。表面存在“悬挂键”,对电子有受主的性质
3、,存在一些可以容纳电子的能量状态,称为“表面能级”或“表面态”。表面能级在禁带中靠近价带顶的位置,准连续。表面能级密度单位面积所具有的表面态的数目。cm-2表面费米能级(EF)S载流子填充表面能级的状态。电子填充带负电;空穴填充带正电。内表面真实表面存在天然氧化层,半导体与天然氧化层的交界面;内表面能级密度比原子密度小好几个数量级。外表面天然氧化层与外界接触的交界面。快态能级在毫秒甚至更短的时间内完成与体内交换电子。(内表面)需较长时间完成与体内交换电子。(外表面)慢态能级Si-SiO2界面的结构利用热生长或化学汽相淀积人工生
4、长的SiO2可有厚达几千埃(10-10m),外表面能级几乎无法与体内交换电子,Si-SiO2界面有别于理想表面和真实表面,慢态能级和外界气氛对半导体内的影响很小。SiO2常用作MOS结构中的绝缘介质层,器件有源区之间场氧化隔离,选择掺杂的掩蔽膜,钝化保护膜等。硅-二氧化硅界面,二氧化硅层中,存在一些严重影响器件性能的因素,主要是氧化层中可动离子,固定氧化层电荷,界面陷阱,以及辐射、高温高负偏置应力会引起附加氧化层电荷的增加等。练习P1271可动离子在人工生长的二氧化硅层中存在着一些可移动的正电荷,它们主要是沾污氧化层的一些离子
5、。刚沾污时,这些正离子都在氧化层的外表面上。在电场及温度的作用下,它们会漂移到靠近硅-二氧化硅界面处,在硅的表面处感应出负电荷,对器件的稳定性有很大的影响。其中最主要的是钠离子(Na+),它在二氧化硅中进行漂移的激活能很低,因此危害很大。为了防止和去掉钠离子沾污的影响,除了严格执行工艺规定防止离子沾污外,提高制备材料(如化学试剂、气体等)的纯度,改进工艺装备和方法,是获得稳定的MOS器件的重要手段。目前有两种工艺被广泛应用:磷稳定化和氯中性化。磷稳定化即二氧化硅外部形成磷硅玻璃,扩散中可动钠离子总是进入氧化层中的富磷区,一旦离
6、子被陷在磷硅玻璃中,即使回到室温,它仍会保持被陷状态,保证二氧化硅内碱金属离子最小状态。氯中性化在即生长二氧化硅层时,将少量氯化合物一起反应生成一种新的材料,它是位于氧化层-硅界面的氯硅氧烷,当钠离子迁移到氧化层-硅界面时会被陷住中和,实现稳定化。实验表明硅-二氧化硅界面附件的二氧化硅一侧内存在一些固定正电荷,它们大致分布在近界面100Å的范围内。对半导体表面的电性质有重要的影响。其特点可总结分析如下:(1)固定电荷与氧化层厚度、半导体掺杂浓度、掺杂类型无关;(2)固定电荷受不同晶向影响而变化,其密度(111)表面最大,(10
7、0)表面最小,两者比例大约为3:1;(3)固定电荷密度与氧化条件(如氧化气氛、炉温)紧密相关,温度上升固定电荷密度则近似线性下降。值得注意,当氧化过程中经过不同温度条件生长氧化层,其固定电荷由最终温度决定;(4)氧化过硅片在氩气或氮气气氛中退火(加热)足够长的时间,不管其生长氧化层温度高还是低,总可以获得最小固定电荷密度值。固定正电荷先生长的氧化层却是留在外表面,而后生长的氧化层则是留在与硅接触的内表面,即界面处,这也就是界面处固定电荷为什么由最终氧化温度决定的道理(氧化温度越低,固定正电荷密度越大)。减少固定电荷的标准工艺,
8、即在惰性气体中退火,图中可见它的QF(单位栅面积固定电荷)值最小。界面陷阱(界面态)界面陷阱一般分布于整个禁带范围内,有的甚至可以高于导带底(EC)和低于价带顶(EV)。界面陷阱可以是施主型的,也可以是受主型的。产生界面陷阱主要由于半导体表面的不完全化学键或所谓“悬挂键”引起
此文档下载收益归作者所有