EDA 与数字系统设计 第2版 教学课件 作者 李国丽 等编著附录A.ppt

《EDA 与数字系统设计 第2版 教学课件 作者 李国丽 等编著附录A.ppt》由会员上传分享，免费在线阅读，更多相关内容在教育资源-天天文库。

1、附录AMAX+plus2使用练习例A-1用原理图输入法设计一个3线-8线译码器。步骤1、打开MAX+plus2；步骤2、选择FileNewProjectWizard命令，弹出图A-2所示Introduction对话框，选Next，在图A-3所示的对话框中指明工程所在的工作库文件夹、工程名称和顶层文件实体名称，例中工程名称和顶层实体名称均为L38。例A-1在图A-3中选择Next，出现图A-4对话框：例A-1在此对话框中选择Add，Next，进入选择目标芯片对话框，如图A-5所示。若使用Altera的DE2开发板，这

2、里应该选择CycloneII系列下的EP2C35F672C6器件。例A-1在此对话框中选择Next，进入选择仿真器和综合器类型对话框，如图A-6所示。例A-1在此对话框中选择Next，进入工程设置总结对话框，如图A-7所示。选择Finish，则工程设置结束。例A-1步骤3、原理图编辑项目建立后，便可进行电路设计。目前项目中没有包含任何文件，执行File菜单下的New命令可弹出图A-8所示文件类型选择对话框，在DeviceDesignFiles栏中选择BlockDiagram/SchematicFile，进入图A-9所

3、示bdf文件编辑界面。例A-1步骤4：原理图设计输入（1）元器件放置在图A-9编辑界面空白处双击鼠标左键，弹出器件选择界面如图A-10所示，图中SymbolLibraries中列出文件目录分别的是基本元器件库、宏功能库和其它元器件库。选择其中任一库，如基本元器件库，点击所需的元件或在Name中输入元件名，如and3（三输入与门）、not（非门）、input（输入端口）、output（输出端口）等，OK即可。若要安放相同的元件，只要按住Ctrl键，同时用鼠标拖动该元件。例A-1例A-1（2）在器件之间添加连线图A-11

4、在器件之间添加连线把鼠标移到元件引脚附近，则鼠标光标自动由箭头变为十字，按住鼠标左键拖动，即可画出连线。例A-1步骤5：给输入、输出引脚命名电路图绘制完成后，给输入、输出引脚命名，即将PIN_NAME改为：a,b,c和y0,y1,……y7例A-1步骤6：保存原理图在菜单FileSave下保存原理图，对于第一次输入的新原理图，出现类似文件管理的对话框，将文件存入用户库、文件名为L38.bdf，并将文件加入前面建立的工程(点击“Project”菜单下的“Add/RemoveFilesinProject”)例A-1步骤7

5、、编译选择MAX+Plus2下的Compiler项，或点击图A-13所示“编译”快捷图标，即可启动全程编译。编译过程中“Processing”窗口会显示相关信息，若发现问题，会以红色的错误标记条或深蓝色警告标记条加以提示。警告信息不影响编译通过，错误信息则会使编译不能通过，必须加以排除。双击错误条文，光标将定位于错误处。通过编译后，将会出现编译成功提示。例A-1步骤8、时序模拟仿真（1）新建vwf文件在File菜单下，选择New窗口中OtherFiles中的VectorWaveformFile项，如图A-14所示，新

6、建仿真文件（vwf文件），弹出图A-15所示vwf文件编辑界面。例A-1（2）确定仿真时间和网格宽度为设置满足要求的仿真时间区域，选择Edit菜单下的EndTime项，指定仿真结束时间。另外，为便于对输入信号的赋值，通常还需要指定网格宽度。指定网格宽度可通过Edit菜单下的GridSize项来进行操作。例中将仿真结束时间设定为100ms（图A-16），网格宽度则设定为10ms（图A-17）。例A-1（3）编辑vwf文件在端口列表空白处点击右键，选择“InsertNodeorBus”，弹出图A-18所示对话框；点击“N

7、odeFinder”，点击“List”找到设计中出现的输入输出端口；用A-19中“>>”或“≥”符号将全部或部分选中的端口调入仿真文件。仿真前需要对输入量进行赋值，可利用A-20中波形绘制工具条来进行输入节点a，b，c波形的编辑。编辑完成后将文件存盘，生成名为L38.vwf的波形文件。例A-1例A-1例A-1（4）启动仿真在MAX+plus2菜单下选择Simulator命令，或点击图A-13中的快捷图标，即可启动工程的仿真，仿真结束后可在vwf文件中观察仿真结果，如图A-21所示。分析仿真结果可见，波形图满足表1-2

8、-1所列的3线-8线译码器的真值表（注意有仿真延时和竞争冒险现象）。例A-1步骤9：管脚分配仿真模拟正确后，就可以准备下载至PLD芯片进行硬件验证了。为确定设计电路在FPGA器件中的位置，需要将设计的输入输出端口与FPGA器件的管脚建立对应关系，也就是完成设计的“管脚分配”工作。启动MAX+plus2PloorplanEditor菜单，则显示