EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt

EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt

ID:50021680

大小:4.52 MB

页数:81页

时间:2020-03-07

EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt_第1页
EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt_第2页
EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt_第3页
EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt_第4页
EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt_第5页
资源描述:

《EDA技术实用教程—Verilog_HDL版(第四版) 教学课件 作者 潘松 黄继业 潘明第4章 EDA工具应用初步.ppt》由会员上传分享,免费在线阅读,更多相关内容在教育资源-天天文库

1、第4章EDA工具应用初步4.1硬件逻辑电路的一般设计和测试流程4.1.1编辑和输入设计文件4.1硬件逻辑电路的一般设计和测试流程4.1.2创建工程4.1硬件逻辑电路的一般设计和测试流程4.1.2创建工程4.1硬件逻辑电路的一般设计和测试流程4.1.2创建工程4.1硬件逻辑电路的一般设计和测试流程4.1.3全程编译前约束项目设置4.1硬件逻辑电路的一般设计和测试流程4.1.3全程编译前约束项目设置4.1硬件逻辑电路的一般设计和测试流程4.1.4全程综合与编译4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试⑴打开波形编辑器4.1硬件逻辑电路的一般设计和测试流程

2、4.1.5仿真测试⑵设置仿真时间区域⑶波形文件存盘4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试⑷将工程CNT10的端口信号节点选入波形编辑器中4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试⑷将工程CNT10的端口信号节点选入波形编辑器中4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试⑸编辑输入波形(输入激励信号)4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试⑸编辑输入波形(输入激励信号)4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试⑹总线数据格式设置和参数设置4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试

3、⑺仿真器参数设置4.1硬件逻辑电路的一般设计和测试流程4.1.5仿真测试⑻启动仿真器⑼观察仿真结果4.1硬件逻辑电路的一般设计和测试流程4.1.6RTL图观察器应用4.2引脚锁定与硬件测试4.2.1引脚锁定4.2引脚锁定与硬件测试4.2.1引脚锁定4.2引脚锁定与硬件测试4.2.1引脚锁定4.2引脚锁定与硬件测试4.2.1引脚锁定4.2引脚锁定与硬件测试4.2.2编译文件下载(1)打开编程窗和配置文件4.2引脚锁定与硬件测试4.2.2编译文件下载(2)设置编程器(3)硬件测试4.2引脚锁定与硬件测试4.2.3AS直接编程模式4.2.4JTAG间接编程模式1.将SO

4、F文件转化为JTAG间接配置文件4.2引脚锁定与硬件测试1.将SOF文件转化为JTAG间接配置文件4.2引脚锁定与硬件测试1.将SOF文件转化为JTAG间接配置文件4.2引脚锁定与硬件测试2.下载JTAG间接配置文件4.2引脚锁定与硬件测试4.2.5USB-Blaster编程配置器件使用方法4.2.6图形方式设置引脚锁定4.2引脚锁定与硬件测试4.2.6利用引脚属性定义方式锁定引脚4.3嵌入式逻辑分析仪使用方法1.打开SignalTap II编辑窗口4.3嵌入式逻辑分析仪使用方法2.调入待测信号4.3嵌入式逻辑分析仪使用方法3.SignalTapII参数设置4.3

5、嵌入式逻辑分析仪使用方法4.文件存盘4.3嵌入式逻辑分析仪使用方法5.编译下载4.3嵌入式逻辑分析仪使用方法6.启动SignalTap II进行采样与分析4.3嵌入式逻辑分析仪使用方法6.启动SignalTap II进行采样与分析7.SignalTapII的其他设置和控制方法4.4编辑SignalTapII的触发信号4.4编辑SignalTapII的触发信号4.5原理图编辑输入设计流程4.5.1基于原理图的层次化设计流程1.为本项工程设计建立文件夹2.建立原理图文件工程和仿真(1)打开原理图编辑窗(2)建立一个初始原理图4.5原理图编辑输入设计流程2.建立原理图文

6、件工程和仿真(2)建立一个初始原理图4.5原理图编辑输入设计流程2.建立原理图文件工程和仿真(3)原理图文件存盘(4)建立原理图文件为顶层设计的工程(5)绘制半加器原理图4.5原理图编辑输入设计流程2.建立原理图文件工程和仿真(6)仿真测试半加器4.5原理图编辑输入设计流程3.将设计项目设置成可调用的元件4.5原理图编辑输入设计流程4.设计全加器顶层文件4.5原理图编辑输入设计流程4.设计全加器顶层文件4.5原理图编辑输入设计流程5.将设计项目进行时序仿真4.5原理图编辑输入设计流程4.5.2应用宏模块设计频率计1.计数器设计(1)设计电路原理图4.5原理图编辑输

7、入设计流程1.计数器设计(2)建立工程(3)系统仿真(4)生成元件符号4.5原理图编辑输入设计流程2.频率计主结构电路设计4.5原理图编辑输入设计流程2.频率计主结构电路设计4.5原理图编辑输入设计流程3.时序控制电路设计4.5原理图编辑输入设计流程3.时序控制电路设计4.5原理图编辑输入设计流程4.顶层电路设计4.5原理图编辑输入设计流程4.顶层电路设计4.5原理图编辑输入设计流程4.5.3宏模块逻辑功能查询4.6keep属性应用4.6keep属性应用4.6keep属性应用4.7SignalProbe使用方法1.按常规流程完成设计仿真和硬件测试2.设置Signa

8、lProb

当前文档最多预览五页,下载文档查看全文

此文档下载收益归作者所有

当前文档最多预览五页,下载文档查看全文
温馨提示:
1. 部分包含数学公式或PPT动画的文件,查看预览时可能会显示错乱或异常,文件下载后无此问题,请放心下载。
2. 本文档由用户上传,版权归属用户,天天文库负责整理代发布。如果您对本文档版权有争议请及时联系客服。
3. 下载前请仔细阅读文档内容,确认文档内容符合您的需求后进行下载,若出现内容与标题不符可向本站投诉处理。
4. 下载文档时可能由于网络波动等原因无法下载或下载错误,付费完成后未能成功下载的用户请联系客服处理。